Стенд проверки устройства контроля свободности железнодорожного перегона (стр. 2 из 8)

3.1 БЛОК КОНТРОЛЛЕРА

Блок контроллера включает в себя микроконтроллер с внутренней памятью и внешнюю память, связанную с микроконтроллером через внешний регистр. В функции блока контроллера входит осуществление имитации осей подвижного состава (поезда), а также управление отдельных блоков стенда. В частности он должен обеспечивать:

- генерацию сигналов низкого логического уровня, имитирующих оси движущегося поезда;

- подачу этих сигналов на зоны имитаторов в последовательности, зависящей от направления движения поезда;

- формирование задержки времени между последовательностями импульсов, имитирующей время прохождения осей между зонами;

- формирование задержки времени 4с.перед началом испытания, для подготовки к работе приборов СП1, СП2, и СРП;

- формирование задержки времени 24с. после последнего импульса для получения результатов испытания;

- формирование сигнала занятия рельсовой цепи РЦ перед испытанием;

- формирование сигнала ИВ для сброса показаний прибора СРП при сбое;

- индикацию количества имитируемых осей и результатов испытания;

- хранение в памяти результатов испытания и вывод их на печать;

3.2 ИМИТАТОР ПУТЕВОГО ДАТЧИКА

Имитатор сигналов путевого датчика предназначен для преобразования электрического цифрового сигнала в электрический аналоговый сигнал. Имитатор состоит из четырех зон. С контроллера поступают последовательности импульсов: на одну зону – 1Т1, на другую – 2Т1, на третью – 1Т2, на четвертую – 2Т2.

Каждая последовательность состоит из N импульсов высокого логического уровня, где N – число имитируемых осей поезда. Порядок появления последовательностей зависит от направления движения имитируемого поезда. Длительность импульса t1 (время нахождения оси поезда в зоне датчика), задержка времени t2 (время прохождения оси между зонами датчика) и период Т (время между осями поезда) - зависят от скорости движения поезда.

При поступлении на вход имитатора последовательностей импульсов 1Т1, 2Т1, 1Т2, 2Т2 на выходе формируется синусоидальный сигнал амплитудой 200mВ с частотой 70кГц той или иной фазы. Вид этих сигналов показан на рис.3.2.

3.3 БЛОК ИНДИКАЦИИ И ПЕЧАТИ

Блок индикации предназначен для визуальной оценки оператором результатов испытания. Во время испытания, с увеличением числа имитируемых импульсов, увеличиваются показания индикатора. Таким образом можно следить за формированием импульсов осей поезда.

U1T1

t1 T

t

U2T1 t2

t

U1T2

t

U2T2

t

Рис.3.2 Последовательности импульсов 1Т1, 2Т1, 1Т2, 2Т2

По окончании испытания на дисплей индикатора выводится результат испытания, а также в блоке контроллера формируется отрицательный импульс запуска печати STROBE, длительностью 1мкс. Если сигнал BUSYc принтера при этом имеет уровень логического нуля, то импульс запуска печати подается на выходной соединитель «принтер».

4 ПРИНЦИПИАЛЬНАЯ СХЕМА

4.1 БЛОК КОНТРОЛЛЕРА

4.1.1 МИКРОКОНТРОЛЛЕР

В качестве микроконтроллера выбираем микросхему КМ1816ВЕ751, выполненную на основе высокоуровневой n-МОП технологии в корпусе БИС, имеющем 40 внешних выводов. Через четыре программируемых порта ввода/вывода Р0…Р3 микроконтроллер взаимодействует с внешними устройствами. Цоколевка корпуса КМ1816ВЕ751 показана на рис.4.1

Выходные драйверы портов Р0 и Р2, а также входной буфер порта Р0 используются при обращении к внешней оперативной памяти данных. При этом через порт Р0 в режиме временного мультиплексирования сначала вводится младший байт адреса, а затем выдается или принимается байт данных. Через порт Р2 выводится старший байт адреса, так как разрядность адреса равна 16 бит. Вывод RST предназначен для входа сигнала высокого уровня, после которого в регистры-защелки всех портов автоматически записываются единицы, настраивающие их тем самым на режим ввода.

Выходные драйверы портов Р0 и Р2, а также входной буфер порта Р0 используются при обращении к внешней оперативной памяти данных. При этом через порт Р0 в режиме временного мультиплексирования сначала вводится младший байт адреса, а затем выдается или принимается байт данных. Через порт Р2 выводится старший байт адреса, так как разрядность адреса равна 16 бит. Вывод RST предназначен для входа сигнала высокого уровня, после которого в регистры-защелки всех портов автоматически записываются единицы, настраивающие их тем самым на режим ввода.

К выводам BQ1,BQ2 подключается кварцевый резонатор, который управляет работой внутреннего генератора, который в свою очередь формирует сигналы синхронизации. Устройство управления контроллером на основе сигналов синхронизации формирует машинный цикл фиксированной длительности, равной двенадцати периодам частоты резонатора.

1

2 Р1.0 Ucc 40