регистрация /  вход

Цифровий синтез частоти (стр. 1 из 2)

Цифровий синтез частоти


Всі недоліки описаної вище структури можуть бути усунені шляхом введення одного, але вельми оригінального рішення — замінити адресний лічильник ПЗП іншим цифровим пристроєм, який називається накопичуючим суматором.Суматор, який накопичує, є регістром, який в кожному такті роботи пристрою перезавантажується величиною, рівною старому вмісту, плюс деяка постійна добавка (рисунок 1).

Як і у випадку з лічильником, вміст регістра лінійно збільшується в часі, лише тепер приріст не завжди є одиничним, а залежить від величини постійної добавки. Коли суматор використовується для формування коду фази, його ще називають акумулятором фази.Вихідний код акумулятора фази є кодом миттєвої фази вихідного сигналу. Постійна добавка, яка використовується при роботі акумулятора фази, є приростом фази за один такт роботи пристрою. Чим швидше змінюється фаза в часі, тим більше частота сигналу, що генерується. Тому значення приросту фази фактично є кодом вихідної частоти.Дійсно, якщо приріст фази рівний одиниці, то поведінка суматора нічим не відрізняється від поведінки двійкового лічильника. Але якщо приріст фази буде рівний, наприклад, двом, то код фази змінюватиметься удвічі швидше. При цьому на ЦАП коди поступатимуть з тією ж частотою, але будуть не сусідніми, а узяті через один відліки функції sin.Частота сигналу, що генерується, при цьому буде удвічі більшою, а частота дискретизації залишиться колишньою.

Рисунок 1. – Робота DDS


Акумулятор фази працює з періодичними переповнюваннями, забезпечуючи арифметику по модулю 2N.

Таке періодичне переповнювання відповідає періодичній поведінці функції sin з періодом 2p. Іншими словами, частота переповнювання акумулятора фази рівна частоті вихідного сигналу. Це частота визначається формулою:

FOUT = MxFCLK/2N,

де FOUT — вихідна частота; FCLK — тактова частота; M — код частоти; N — розрядність акумулятора фази.

По суті, тактова частота ділиться на деяке число, яке визначається кодом частоти і розрядністю акумулятора фази. При цьому крок перебудови частоти не залежить від її значення і рівний

D FOUT = FCLK/2N.

З цього співвідношення виходить ще одна унікальна властивість синтезатора частоти на основі суматора: якщо збільшити розрядність N, то зменшиться крок перебудови частоти.

Причому особливих обмежень тут немає. Наприклад, якщо розрядність суматора 32 біти, а тактова частота складає 50 Мгц, то частотний дозвіл складе близько 0,01 Гц!

Збільшення розрядності акумулятора фази не вимагає обов'язкового збільшення розрядності адреси ПЗП. Для адресації можна використовувати лише необхідну кількість старших розрядів коду фази. Детальніше це питання буде розглянуте нижче.

Для зменшення об'єму ПЗП можна використовувати властивості симетрії функції sin. У більшості DDS в ПЗП міститься лише 1/4 періоду. Правда, при цьому небагато ускладнюється логіка формування адреси.

Таким чином, в DDS акумулятор фази формує послідовність кодів миттєвої фази сигналу, яка змінюється лінійно (рисунок 1).

Швидкість зміни фази задається кодом частоти. Далі за допомогою ПЗП фаза, що лінійно змінюється, перетвориться у відліки вихідного сигналу, що змінюються по синусоїдальному закону.

Ці відліки поступають на ЦАП, на виході якого формується синусоїдальний сигнал, що складається з "сходинок". Вони фільтруються аналоговим ФНЧ, і на його виході виходить синусоїдальний сигнал.

Вихідний синусоїдальний сигнал відновлюється з окремих відліків. Ціле число відліків на період укладається лише в окремому випадку В більшості випадків це не так, і на кожному новому періоді сигналу відліки знаходяться в нових місцях. Звичайно, картина періодично повторюється, але період повторення може бути самим різним.

Він залежить від коду частоти, розрядності акумулятора фази і від розрядності використовуваного коду фази. У будь-якому випадку з рівним успіхом з послідовності відліків буде відновлений сигнал синусоїдальної форми.

Рисунок 2. – Положення виборок початкового сигналу для різних частот.


Розглянута вище структура застосовується у всіх сучасних DDS. Об'єднання в одному чипі швидкодійного ЦАП і власне DDS (так званий повний DDS або Complete DDS) дозволило одержати вельми принадну альтернативу звичним синтезаторам на основі PLL.

DDS, що не мають вбудованого ЦАП, іноді називають Numerically Controlled Oscillator (NCO), не дивлячись на те, що DDS не містить ніяких генераторів.

Окрім інтегрованого ЦАП DDS можуть мати деякі додаткові цифрові блоки, що виконують над сигналом різні додаткові операції. Ці блоки забезпечують велику функціональність і поліпшені призначені для користувача характеристики DDS.

До них відносяться:

- вбудований помножувач опорної частоти;

- додатковий цифровий суматор для програмування фази;

- інверсний sinc-фільтр для компенсації нерівномірності АЧХ;

- додатковий цифровий помножувач для амплітудної модуляції;

- додатковий ЦАП для отримання сигналів квадратури I і Q;

- додатковий компаратор з низьким джіттером для отримання цифрового тактового сигналу;

- додаткові регістри частоти і фази, які можуть бути наперед запрограмовані для здійснення високошвидкісної модуляції.

Призначення всіх цих додаткових блоків буде описане нижче. Для того, щоб правильно застосовувати DDS, необхідно представляти, як різні чинники впливають на якість вихідного сигналу.

Для цього розглянемо окремо властивості DDS і становлячи якості вихідного сигналу.

Найважливішими характеристиками джерела тактового сигналу є нестабільність частоти (у PPM), джіттер (у піко- або наносекундах) і фазовий шум (у dBc/Гц, тобто щодо рівня несучої).

Джерело тактового сигналу DDS є головним джерелом фазових шумів, навіть не дивлячись на ефект їх зменшення в процесі розподілу частоти в DDS.

Фазовий шум вихідного сигналу DDS теоретично менше фазового шуму тактового сигналу на 20log(FCLK/FOUT) дБ. На практиці це поліпшення обмежене шумовим порогом схем DDS. Типовим для власного фазового шуму DDS є значення -130 dBc/Гц при розладі на 1 кГц від вихідної частоти. Якщо джерело тактового сигналу має менші фазові шуми, на виході DDS все одно не може бути набуте їх менше значення. По цьому цю величину називають "залишковий фазовий шум".

Рисунок 3. Фазовий шум і джіттер на виході DDS

Відносне відхилення частоти на виході DDS рівне відносному відхиленню частоти тактового сигналу. Відносний джіттер при розподілі частоти стає менше, хоча його абсолютне значення не поліпшується.

Деякі типи DDS, які здатні працювати на високих тактових частотах, мають вбудований помножувач частоти на основі PLL.

Для високошвидкісних DDS він дозволяє використовувати менш високочастотний опорний генератор або зовсім обійтися тактовими частотами, що вже є в системі. Прикладами таких DDS можуть служити AD9852 і AD9854, де тактова частота може бути помножена на 4…20, а AD9851 має помножувач на 6.

Проте використовування множення тактової частоти не завжди бажане, оскільки при цьому фазовий шум тактового сигналу збільшується в стільки ж разів, в скільки разів умножається частота.

Більш того, вище за частоту зрізу фільтру PLL може спостерігатися пік фазових шумів (рисунок 3). Не дивлячись на погіршення Деякі типи DDS, які здатні працювати на високих тактових частотах, мають вбудований помножувач частоти на основі PLL.

Для високошвидкісних DDS він дозволяє використовувати менш високочастотний опорний генератор або зовсім обійтися тактовими частотами, що вже є в системі. Прикладами таких DDS можуть служити AD9852 і AD9854, де тактова частота може бути помножена на 4…20, а AD9851 має помножувач на 6.

Проте використовування множення тактової частоти не завжди бажане, оскільки при цьому фазовий шум тактового сигналу збільшується в стільки ж разів, в скільки разів умножається частота. Більш того, вище за частоту зрізу фільтру PLL може спостерігатися пік фазових шумів (рисунок 3).

Не дивлячись на погіршення характеристик, вбудований помножувач частоти здешевлює систему і може бути використаний в більшості випадків. Для особливо критичних до чистоти спектру вихідного сигналу додатків потрібне безпосереднє тактуюче DDS від високоякісного опорного генератора.

Вище приводилася формула, що зв'язує тактову частоту, код частоти і розрядність акумулятора фази з вихідною частотою. Можна сказати, що тактова частота ділиться на величину 2N/M. Оскільки N і M — цілі числа, з формули виходить, що необхідна вихідна частота, наприклад 20 Мгц, точно може бути одержана далеко не завжди.

В той же час може бути одержана вельми близька частота, віддалена від тієї, що вимагається не далі кроку перебудови, наприклад 19,9999999954 Мгц або 20,000000009 Мгц. Така погрішність навряд має значення на практиці. Якщо все ж таки з якихось причин вимагається набути точне значення частоти, то зробити це можна відповідним вибором тактової частоти.

Існує також гібридний синтезатор, де як опорний генератор DDS використовується VCXO, підстроєний за допомогою PLL залежно від відхилення вихідної частоти. Така структура дозволяє набути на виході точні значення частот, правда, крок сітки буде такою ж, як і у звичайних PLL-синтезаторів. Унаслідок застосування VCХO фазовий шум такого гібридного синтезатора буде набагато менше, ніж у звичного PLL-синтезатора.

Для того, щоб перебудувати DDS по частоті, необхідно перезавантажити регістр частоти.

Враховуючи його високу розрядність, це вимагає витрат часу мікро контролера, особливо якщо DDS має послідовну шину управління. Тому швидкість перебудови DDS по частоті визначається в основному швидкодією його цифрового інтерфейсу.