Микропроцессорная системы отображения информации (стр. 4 из 9)
Кроме того, системный контроллер обеспечивает прием и передачу 8-разрядной информации между каналом данных микропроцессора по выводам D7-D0 и системным каналом по выводам DB7-DB0. Системный контроллер выдает на системный канал данных информацию в цикле записи по сигналу TR и принимает данные в цикле чтения по сигналу RC.
Рисунок 8 – Принципиальная схема блока ЦП.
По входному сигналу STB, поступающего с выхода ГТИ, системный контроллер фиксирует информацию состояния микропроцессора.
Асинхронный сигнал BUSEN управляет выдачей данных и управляющих сигналов. При напряжении низкого уровня на входе BUSEN системный контроллер передает данные и управляющие сигналы, а при напряжении высокого уровня все выходы микросхемы переводятся в высокоомное состояние. В разрабатываемой системе данный вывод заземляется. Определим необходимость шинного формирователя для ША. Для этого нужно рассчитать нагрузочную способность ША.
Для того, чтобы в дальнейшем вести расчеты, необходимо знать напряжения и токи используемых микросхем. Поэтому составим таблицу.
| Параметр | Серия микросхемы | |||
| 155 | 555 | 537 | 573 | |
 мА | 1,6 | 0,4 | 1,6 | 3,2 |
 мА | 0,04 | 0,02 | 0,1 | 0,1 |
 мА | 16 | 8 | 1,6 | 3,2 |
 мА | 0,4 | 0,4 | 0,1 | 0,1 |
 В | 0,4 | 0,4 | 0,4 | 0,4 |
 В | 2,4 | 2,4 | 4,1 | 2,4 |
 В | 0,4 | 0,4 | 0,4 | 0,4 |
 В | 2,4 | 2,4 | 2,4 | 2,4 |
Таблица 3 – Основные параметры используемых микросхем.
Выходной ток МП должен быть больше суммы входных токов компонентов, подключенных к ША и принимающих с нее информацию. Такими компонентами являются: ПЗУ, ОЗУ, ПККИ, поэтому:
;где IПЗУ = 3,2 мА; IОЗУ=1,6 мА; IПККИ=0,1 мА;
мА;Т. к. IМП=0,15 мА, то:
,поэтому необходимо установить шинный формирователь, ко входу которого подключаем линии шины адреса процессора A0 – A15.
В качестве шинного формирователя используем микросхему КР580ИР86 – восьмиразрядный адресный регистр, предназначенный для связи микропроцессора с системной шиной, обладает повышенной нагрузочной способностью. Поскольку шина адреса 16-разрядная, а адресный регистр является 8-разрядным, то необходимо использовать две микросхемы, подсоединив одну из них к младшим восьми линиям шины адреса, а вторую – к старшим восьми линиям.
В зависимости от состояния стробирующего сигнала STB микросхема может работать в двух режимах:
- при STB = 1; OE = 0 – шинный формирователь. Информация на выходах Q повторяется по отношению ко входам D.
- при STB = 0; OE = 0 – происходит "защелкивание" передаваемой информации во внутреннем триггере, и она сохраняется до тех пор пока на входе STB = 0. В течение этого времени изменение информации на входах D не влияет на состояние выходов Q.
- при переходе OE = 1 все выходы Q переходят в третье состояние независимо от входных сигналов STB и D.
Т.к. мы используем микросхемы в качестве шинного формирователя, то выводы OE – заземляем, а выводы STB – подключаем через к шине питания +5В через сопротивления R3, R4 соответственно.
где I1вх = 50 мкА – максимальный входной ток высокого уровня для микросхемы КР580ИР82.
кОм; 
Ом;Значение сопротивления R3 лежит в пределах от 500 Ом до 48 кОм. Примем R3 = 1 кОм.
Мощность рассеяния R3:
Вт;Рассчитаем принципиальную схемы блока запоминающих устройств.
В качестве ПЗУ используем микросхему памяти К573РФ2 – репрограммируемое постоянное запоминающее устройство объемом 2 Кбайта со стиранием информации УФ-светом. Программирование ПЗУ осуществляется с помощью специального устройства – программатора. По входным и выходным сигналам микросхема совместима с ТТЛ-микросхемами. К573РФ2 способна сохранять записанную информацию под напряжением питания +5В в течение 15…50 тыс. часов, а при отключенном питании – 5…15 лет.
Для исключения потери информации при ее длительном хранении окно корпуса микросхемы при эксплуатации должно быть защищено от воздействия ультрафиолетового и светового облучения, например, светонепроницаемой пленкой.
Рисунок 9 – Принципиальная схема БЗУ.
Подключение ПЗУ производится следующим образом: входные линии выборки адреса A0 – A10 соединим с соответствующими линиями шины адреса, входную линию CS подключим к селектору адреса, обеспечивающему выбор данной микросхемы, а вход OE- к линии шины управления RD, разрешающей чтение данных из микросхемы. Выходные линии данных DIO0-DIO7 соединим с системной шиной данных. Вход Uпр – заземляется.
Оперативное запоминающее устройство (ОЗУ) во время работы системы хранит коды всех выводимых символов. T. к. количество символов в строке NЗ = 9, а количество строк NС = 15, то общее число элементов отображения, хранимых в ОЗУ:
Поэтому в качестве ОЗУ используем микросхему памяти КР537РУ8А – статическое ОЗУ, емкостью 2 Кбайта.
Для нее характерны высокая помехоустойчивость, малая потребляемая мощность, способность сохранять записанную информацию при пониженном напряжении питания 1,5…3В. К537РУ8А работает в режимах записи, считывания и хранения информации.
Учитывая, что 135 = 87h и что экранная область ОЗУ располагается с адреса 0800h, то вся экранная область займет адреса с 0800h по 0800h+28h-1=0827h. Один адрес не учитывается, т. к. отсчет ведется от текущего значения, а не со следующего.
Информационные входы и выходы микросхемы совмещены, поэтому записываемая информация вводится в микросхему, а считываемая выводится из нее по одним линиям, что обусловливает мультиплексный режим их работы.
Кроме того, микросхема КР537РУ8А имеет два равнозначных сигнала выбора: CS1 и CS2. Условием разрешения доступа к микросхеме является наличие напряжения низкого уровня на обоих входах. Учитывая, что данная микросхема относится к группе тактируемых статических ОЗУ, код адреса фиксируется перепадом одного из сигналов выбора из состояния высокого уровня в состояние низкого уровня напряжения, причем того из сигналов, который совершит указанный переход последним.
Поэтому подключение ОЗУ производится следующим образом: входные линии выборки адреса A0-A10 соединим с соответствующими линиями шины адреса, выходные линии данных DIO0-DIO7 соединим с шиной данных. Входные линии CS1 и CS2 подключим к селектору адреса, обеспечивающему выбор данной микросхемы. Такое включение позволит активировать ОЗУ только в моменты чтения или записи информации. Вход W/R подсоединим к линии шины управления WR, что обеспечит выбор режима работы: запись или чтение.
Рассчитаем принципиальную схемы селектора адреса. Селектор адреса спроектируем на основе распределенного адресного пространства с помощью логических элементов. Селектор адреса производит выбор одного из устройств: ПЗУ, ОЗУ, ПККИ.
В соответствии с распределенным адресным пространством для выбора ПЗУ необходимо, чтобы на адресных линиях A15, A14, A13, A12, A11 были нули, т. е. должна выполняться логическая функция:
;Для выбора ОЗУ необходимо, чтобы на адресных линиях A15, A14, A13, A12 были нули, а на линии A11 – единица, т. е. должна выполняться логическая функция:
;Для выбора ПККИ необходимо, чтобы на адресных линиях A15, A14, A13, A11 были нули, а на линии A12 – единица, т. е. должна выполняться логическая функция:
;Для выбора ПЗУ необходимо сигналы указанных адресных линий проинвертировать и соединить логическим элементом "5-И-НЕ".
Для выбора ОЗУ необходимо сигналы с адресных линий A15, A14, A13 и A12 проинвертировать и вместе с сигналом с линии A11 соединить логическим элементом "5-И-НЕ".
Для выбора ПККИ необходимо сигналы с адресных линий A15, A14, A13 и A11 проинвертировать и вместе с сигналом с линии A12 соединить логическим элементом "5-И-НЕ".
Т. к. состояние линий A15, A14, A13 для выбора всех перечисленных устройств одинаково, то их можно, проинвертировав, соединить логическим элементом "3-И" и использовать как общий блок при выборе устройств.
Тогда для выбора ПЗУ нужно на элемент "3-И-НЕ" подать инвертированные сигналы с линий A12 и A11 и сигнал с элемента "3-И".