Смекни!
smekni.com

Суммирующий счетчик (стр. 2 из 3)

Суммирующий счетчик увеличивает свое содержимое на единицу с поступлением каждого входного (счетного) импульса. Вычитающий счетчик аналогично уменьшает свое содержимое на единицу.

Комбинацией суммирующего и вычитающего счетчиков является реверсивный счетчик. У него может быть два входа, на один из которых поступают импульсы, увеличивающие его содержимое (суммирующие импульсы), на другой – вычитающие. Реверсивный счетчик может иметь один вход для суммирующих и вычитающих импульсов, а переключение с одного режима на другой осуществляется в нем сигналом на специальном входе.

В счетчик может предварительно заноситься число, для чего он имеет специальные входы. Классификация счетчиков и делителей частоты приведена на рисунке 3.4.1.

Рисунок 3.4.1. Классификация счетчиков и делителей частоты

Каждый разряд счетчика может находиться в двух состояниях. Число устойчивых состояний, которое может принимать данный счетчик, называют его емкостью, модулем счета или коэффициентом пересчета.

Одним из основных параметров счетчика является его быстродействие. Оно оценивается минимальным интервалом между двумя соседними импульсами, с поступлением каждого из которых счетчик способен изменить свое содержимое. Счетчик является атрибутом многих цифровых устройств различного назначения. Его можно использовать по прямому назначению – для счета поступающих на его вход импульсов и для деления их частоты следования.

Триггеры счетчика соединяются между собой таким образом, чтобы каждому числу поступивших импульсов соответствовали единичные состояния определенных триггеров. Счетчик, у которого при поступлении входного импульса переключающий перепад передается от предыдущего триггера к последующему, называется счетчиком с последовательным переносом, а когда переключающий перепад на все разряды поступает одновременно (или почти одновременно) – счетчиком с параллельным переносом. Счетчики могут выполняться только на счетных триггерах. О состоянии разряда счетчика судят по потенциалу на прямом выходе триггера.

В большинстве случаев счетчики строятся таким образом, чтобы записываемое в них число было выражено в натуральном двоичном коде. В таком коде «вес» 1 на прямом выходе младшего разряда равен 1, а в каждом последующем разряде вдвое больше, чем в предыдущем.

3.5 Счетчики с последовательным переносом

Первый разряд счетчика, будучи счетным триггером, переключается каждым входным импульсом. Каждый последующий разряд счетчика получает переключающий перепад (1/0 или 0/1) от предыдущего разряда – переключающий перепад распространяется вдоль цепочки триггеров счетчика последовательно.

Схема суммирующего счетчика с последовательным переносом приведена на рисунке 3.5.1, а. С поступлением каждого входного импульса число в счетчике увеличивается на единицу. Если в данном разряде присутствует единица, то под воздействием перепада, поступающего от предшествующего, он обнуляется, и единица переносится в следующий разряд. Если же в данном разряде ноль, то в него вписывается единица.

Рисунок 3.5.1. Суммирующий счетчик с последовательным переносом а) схема, б) условное изображение.

На рисунке 3.5.2, б представлено условное изображение 4-разрядного счетчика. На счетный С вход поступают импульсы. Логическая единица на входе К сбрасывает все разряды счетчика в ноль. По входам предварительной установки D0 – D3 в счетчик может быть записано число, его значение должно сопровождаться логической единицей на входе разрешения V. Число, занесенное в счетчик, фиксируется на его выходах двоичным кодом с «весами» разрядов 1-2-4-8. На выходе P+ появляется логическая единица с поступлением на вход 16-го импульса, т. е. вслед за тем, как предыдущими 15-ю импульсами все разряды счетчика были установлены в единицу.

Суммирующий счетчик функционирует по правилам сложения двоичных чисел. Это легко проследить по временной диаграмме, изображенной на рисунке 3.5.2, где крестиками отмечены переключающие перепады 1/0.

Рисунок 3.5.2. Временная диаграмма работы суммирующего счетчика.

Из временных диаграмм можно сделать следующие выводы:

- с наибольшей частотой переключается входной триггер счетчика;

- частота импульсов на выходе каждого триггера вдвое меньше, частоты импульсов на его входе, а nразрядов счетчика делят частоту входных импульсов в 2n раз, таким образом, счетчик является делителем числа входных импульсов с коэффициентом деления (пересчета), равным емкости счетчика Ксч;

- при поступлении на вход суммирующего счетчика 2n импульсов он переполняется: все триггеры устанавливаются в 0 (счетчик обнуляется);

- максимальное число, которое может содержать счетчик, на единицу меньше его емкости N = Ксч – 1 = 2n – 1;

- в момент, предшествующий переключению очередного разряда, все предыдущие разряды счетчика находятся в состоянии 1.

Если в счетчике использованы триггеры, переключающиеся перепадом 0/1, то вход последующего триггера нужно соединить с инверсным выходом предыдущего, на котором формируется этот перепад, когда по основному выходу триггер переключается из 1 в 0. [1]


4. Логическое моделирование

4.1 Моделирование TV-триггера

триггер суммирующий счетчик

По заданию, необходимо использовать динамический TV-триггер, в качестве базисного. Для этого, модифицируем схему стандартного динамического JK триггера, превратив его в T-триггер, и добавив ему асинхронные входа R и V (сброс и принудительное хранение). В итоге, собранный триггер будет выглядеть следующим образом:

Рисунок 4.1.1. Динамический TV-триггер.

Проведем логическое моделирование TV-триггера в Orcad:

Рисунок 4.1.2. Схема TV-триггера в Orcad.

Результат логического моделирования:

Рисунок 4.2.3. Диаграмма переключения TV-триггера.


Таблица 4.1.1. Таблица истинности TV-триггера.

V T Qn+1
0 0 Qn
0 1 Qn
1 0 Qn
1 1 ⌐ Qn

4.2 Моделирование суммирующего счетчика

Проведем логическое моделирование в Orcad:

Рисунок 4.2.1. Схема суммирующего счетчика в Orcad.

Результат логического моделирования:

Рисунок 4.2.2. Диаграмма переключения суммирующего счетчика.

Таблица 4.2.1. Таблица истинности суммирующего счетчика

Номер состояния Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8
1 0 0 0 0 0 0 0 0
2 1 0 0 0 0 0 0 0
3 0 1 0 0 0 0 0 0
4 1 1 0 0 0 0 0 0
5 0 0 1 0 0 0 0 0
6 1 0 1 0 0 0 0 0
7 0 1 1 0 0 0 0 0
8 1 1 1 0 0 0 0 0
9 0 0 0 1 0 0 0 0
10 1 0 0 1 0 0 0 0
11 0 1 0 1 0 0 0 0
12 1 1 0 1 0 0 0 0
13 0 0 1 1 0 0 0 0
14 1 0 1 1 0 0 0 0
15 0 1 1 1 0 0 0 0
16 1 1 1 1 0 0 0 0
17 0 0 0 0 1 0 0 0
18 1 0 0 0 1 0 0 0
19 0 1 0 0 1 0 0 0
250 1 0 0 1 1 1 1 1
251 0 1 0 1 1 1 1 1
252 1 1 0 1 1 1 1 1
253 0 0 1 1 1 1 1 1
254 1 0 1 1 1 1 1 1
255 0 1 1 1 1 1 1 1
256 1 1 1 1 1 1 1 1

5. Базисные вентили

5.1 Предварительный расчет параметров транзисторов

Определим максимальное количество логических вентилей, через которые пройдет сигнал от входа к выходу:

Nmax = 10.

Определим период входного сигнала для заданной частоты:

Т =

Максимальное время задержки схемы не должно превышать половины периода входного сигнала:

tсх = 0,5 · 10-8 с.

Максимальное время задержки элемента

tэл = tсх/10 = 0,5 · 10-9 с.