Смекни!
smekni.com

Компьютерная схемотехника (стр. 27 из 32)


Таблица 10.2.1

Входноенапряжеие Состояние компараторов Выходной двоичный код
u*вх К15 К14 K13 K12 K11 K10 K9 K8 K7 K6 K5 K4 K3 K2 K1 а3 а2 а1 а0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1
2 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 0
3 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 1 1
4 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 1 0 0
5 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 1 0 1
6 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 1 1 0
7 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 1 1 1
8 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0
9 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1
10 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0
11 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1
12 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0
13 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1
14 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0
15 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

*Входное напряжение дано в условных единицах: цифрами от 0 до 15 пронумерованы уровни квантования аналогового входного сигнала.


Кодирующее устройство (рисунок 10.26.1) реализовано с применением одного 15-ти входового логического элемента “ИЛИ-НЕ”; 14-ти элементов “запрет” и шифратора (преобразователя) 16-позиционного ”унитарного” кода в 4-х разрядный двоичный код.

Существует два режима работы микросхемы, которые определяются длительностью сигнала на входе RD.

Режим 0 (рисунок 10.27) инициализируется удержанием низкого значения сигнала чтения RD до завершения преобразования.

Рисунок 10.27

Он предназначен для микропроцессоров, которые могут быть переведены в состояние ожидания. В этом режиме преобразование начинается вместе с операцией чтения (низкий уровень CS и RD), и данные считываются, когда преобразование завершается. Логический ноль на входах CS и RD защелкивает адресные входы мультиплексора и инициирует преобразование. Выходы DB0-DB7 находятся в высокоимпедансном состоянии до окончания преобразования. Сигнал готовности RDY подключается ко входу READY/WAIT микропроцессора. RDY принимает логический ноль по спаду CS и переходит в высокоимпедансное состояние по окончанию преобразования, когда результат выдается на линии данных. Сигнал INT принимает значение логического нуля, когда преобразование заканчивается и логической единицы, когда сигнал на входе RD переходит в единичное состояние. Режим 1 (рисунок 10.28) не требует ожидания со стороны микропроцессора.

Рисунок 10.28

Операция чтения одновременно инициирует преобразование и чтение результатов предыдущего преобразования. Сигнал INT принимает значение логической единицы по фронту RD и логического нуля по окончанию преобразования. Вторая операция чтения необходима для считывания результатов предыдущего преобразования. Второй сигнал RD защелкивает новый адрес в мультиплексоре и инициирует следующее преобразование. Задержка в 2,5мкс должна соблюдаться между операциями чтения.

В нашем случае будем использовать режим работы 0, т.к. режим 1 требует длительность сигнала

£600нс. Для выбранной ОМЭВМ эта длительность равна 1 мкс.

На рисунке 10.29 приведена передаточная характеристика MAX154.


Рисунок 10.29

10.2.4.2 Расчет АЦП MAX154

Микросхема MAX154 может измерять входной сигнал со скоростью изменения до 157 мВ/мкс.

Если входной сигнал изменяется по синусоидному закону

Uвх.АЦП = Um ×sin2pf×t,(10.12)

то скорость его изменения

(10.13)

При 2pf×t = 0 значение скорости будет максимальным, а cos0=1.

В этом случае выражение (10.13) примет вид

.(10.14)

Подставляя вместо

значение 157мВ/мкс, а также учитывая, что максимальное значение Um, которое может обрабатываться рассматриваемым АЦП, равно 2,5В, определим значение максимальной частоты:

Максимальная частота квантования по времени fmax ограничена временем преобразования tПРБ = 2мкс и временем между преобразования (временем сброса) tСБР =0,5мкс.Тогда

(10.15)

При использовании в АЦП MAX154 четырех каналов преобразования максимальная частота дискретизации на один канал равна

(10.16)

Это значение значительно превышает требования теоремы взятия отсчетов (теоремы Котельникова): частота дискретизации должна быть не менее, чем в два раза выше, чем максимальная частота изменения входного сигнала, которая по приведеным выше соображениям равна 10 кГц.

10.3 Применение ЦАП при выводе цифровой информации из МПС

Цифро-аналоговые преобразователи (ЦАП) предназначены для преобразования цифровых сигналов в аналоговые и служат для сопряжения цифровых и аналоговых устройств. Они широко используются для управления аналоговыми устройствами при помощи микроконтроллеров в таких отраслях техники, как системы управления технологическими процессами (исполнительные устройства программируемых станков, роботов и т.д.); дискретная автоматика; измерительная автоматика; и т.д.

Среди различных исполнений ЦАП широкое применение находит преобразователь с резисторной матрицей (РМ) R-2R и с суммированием токов. Его упрощенная структура приведена на рисунке10.30.

Рисунок 10.30

На инвертирующем входе операционного усилителя (ОУ) в соответствии с заданным значением входного двоичного кода суммируются токи, взвешенные по двоичному закону и пропорциональные значению опорного напряжения Uоп. Входной ток матрицы I задается источником внешнего опорного напряжения и последовательно делится в узлах РМ R-2R по двоичному закону.

На входы а0, а1, ..., аn-1 поступают цифровые сигналы, соответствующие значению i-го разряда входного двоичного кода. Если на входе i-го разряда присутствует логическая единица, то ключ Кл переключается в верхнее положение и ток данной ветви резисторной матрицы поступает на инвертирующий вход операционного усилителя. Если на вход i-го разряда поступает логический нуль, то ключ переключается в нижнее положение, и данная ветвь матрицы R-2R подключается к общей шине.

Так как матрица резисторов является линейной цепью, ее работу можно проанализировать методом суперпозиции, т.е. вклад в выходное напряжение от каждого источника (разряда) рассчитать независимо друг от друга. Вклады от каждого разряда суммируются на входе ОУ и на выходе получается результат в виде напряжения.

10.3.1 Расчет ЦАП на матрице R-2R c суммированием токов

Рассмотрим работу ЦАП, если в старшем разряде ДК присутствует логическая единица, а в остальных разрядах – логические нули. Следовательно, ключ Клn-1 находится в верхнем положении и подключает ветвь РМ с резистором 2R ко входу ОУ, а остальные ключи находятся в нижнем положении и подключают остальные ветви матрицы к общей шине. Эквивалентная схема ЦАП для этого случая приведена на рисунке 10.31,а. Очевидно, что эквивалентное сопротивление РМ выше узла Мn-1 равно 2R. Так как потенциал инвертирующего входа ОУ близок к нулю, то входной ток I в узле Мn-1 делится на два равных тока I/2.

Для вывода выражения, определяющего выходное напряжение, примем, что ИМСОУ (DA) близка к идеальной, т.е. КU.ИМСОУ®¥; Rвх®¥, тогда DU®0, IИ®0. Выходное напряжение