Разработка схемы управления на дешифраторе (стр. 1 из 2)

Министерство образования Российской Федерации

Марийский государственный технический университет

Факультет информатики и вычислительной техники

Кафедра ИВС

Разработка схемы управления на дешифраторе

Пояснительная записка

к курсовой работе по дисциплине

Схемотехника ЭВМ

КНФУ ХХХХХХ.001 ПЗ

Выполнил: студент группы ВМ-31 Леухин П.В.

Проверил: доцент кафедры ИВС Старыгин С.В.

Йошкар-Ола,

2003

Аннотация

В данной курсовой работе отражены основные этапы разработки схемы управления на дешифраторе с заданным алгоритмом управления. Также произведен выбор и обоснование элементной базы, приведены электрические расчеты, подтверждающие правильность разработанной схемы.

The summary

In the given course work the basic development cycles of the circuit of management on decoder with the given algorithm of management are reflected. A choice and substantiation of element base also is made, the electrical accounts confirming correctness of the developed circuit are given.


Марийский государственный технический университет

Факультет информатики и вычислительной техники

Задание на курсовую работу

Студенту группы ВМ-31 Леухину П.В.

Тема работы: Разработка схемы управления на дешифраторе

Сроки сдачи студентом законченной работы

Исходные данные к работе: Разрядность управляющего числа – 4. Алгоритм управления: по всем четным числам ≥ 8 запускается тактовый генератор с частотой Fтакт = 100 МГц .

Содержание

Введение

1 Разработка функциональной схемы

2 Разработка принципиальной схемы

3 Электрический расчет

Заключение

Библиографический список

Введение

Одной из составляющих частей многих электронно-вычислительных систем является схема управления. Схема управления крайне необходима в построении сложных схем. Она предназначена для формирования последовательностей управляющих импульсов и должна обладать высокой надежностью и соответствовать заданному алгоритму управления, так как от корректности её работы во многом зависит функционирование всей системы в целом. Управляющие импульсы могут использоваться, например, для синхронизации двух и более устройств, для запуска и инициализации других схем, для тактирования регистров, счетчиков, запоминающих устройств. Очевидно, что неверно спроектированная схема управления приведет к неправильной работе данных устройств.

В настоящее время существует множество средств реализации схем управления. В частности, в данной работе приведена схема управления с применением дешифратора, которая позволяет формировать импульсную последовательность в зависимости от управляющего кода. Конечно, использование дешифратора в данной схеме можно было избежать, но с помощью него при изменении алгоритма управления гораздо проще перестроить схему, чем при применении вместо него, например, логических элементов.

1 Разработка функциональной схемы

Исходя из задания, схема должна включать в себя блоки запоминания и дешифрования управляющего кода, блок обработки результата дешифрирования, тактовый генератор. Кроме этих составляющих схемы необходим также блок формирования сигнала готовности к приему нового управляющего кода.

Блок запоминания необходим для хранения управляющего числа до прихода нового стартового импульса. Кроме этого данный блок служит своеобразным синхронизатором – по каждому стартовому импульсу в него будет заноситься новое управляющее число, которое передается по 4-х разрядной шине данных. Блок запоминания реализован на 4-х разрядном параллельном регистре.

Блок дешифрирования управляющего кода является основным функциональным звеном схемы, позволяя распознать управляющий код. Этот блок реализован на дешифраторе 4х16, так как разрядность управляющего числа – 4. По инвертированному стартовому сигналу, поступающему на входы стробирования дешифратора, на всех его выходах формируется уровень логической единицы.

Блок обработки результатов дешифрования формирует сигнал управления в соответствии с заданным алгоритмом. То есть по всем четным числам ≥ 8 посылается сигнал разрешения запуска генератора с частотой Fтакт = 100 МГц. Блок обработки результата дешифрирования управляющего кода реализован на логическом элементе И-НЕ.

Блок формирования сигнала готовности к приему нового управляющего кода содержит линию задержки и D-триггер. По стартовому сигналу, поступающему на вход R триггера (вход установки в 0), на выходе формируется сигнал низкого уровня – неготовность к приему нового управляющего числа. К информационному входу триггера приложено напряжение высокого уровня, а на вход C поступает сигнал с блока обработки результатов дешифрования, по переднему фронту которого на выходе триггера формируется сигнал высокого уровня, что означает готовность к приему нового управляющего числа. Это происходит одновременно с запуском генератора. Если управляющее число нечетное или < 8, то на вход C триггера тактовый сигнал не поступает, и на его выходе сигнал низкого уровня (неготовность к приему). Для этого случая необходима линия задержки, служащая для смещения стартового сигнала во времени, который затем поступает на вход S триггера (вход установки в 1). Линия задержки должна обеспечивать задержку формирования сигнала готовности, достаточную для появления сигнала на входе управления генератора, по стартовому сигналу.

Следует также отметить, что стартовый импульс должен быть сигналом низкого уровня и должен поступать только при сформированном сигнале готовности схемы к приему нового управляющего числа. Необходимо обеспечить, чтобы длительность этого импульса составляла 10-15 нс.

Для более детального представления работы схемы приводятся временные диаграммы ее работы (рис. 1).

Так как согласно алгоритму управления тактовый генератор запускается по всем четным числам ≥ 8, то на его работу влияют только 0-й и 3-й разряды 4-х разрядного управляющего числа. Потому что если 0-й разряд равен 1, то управляющее число нечетное, а если 3-й разряд равен 0, то управляющее число < 8.

В схеме разряды управляющего числа соответствуют сигналам:

0-й разряд – Упр1,

1-й разряд – Упр2,

2-й разряд – Упр3,

3-й разряд – Упр4.

Таким образом, когда Упр1=0 и Упр4=1 при любых сигналах Упр2 и Упр3 запускается генератор. Во всех остальных случаях запуска генератора не происходит.

Временные диаграммы построены для сигналов:

Start – стартовый сигнал;

Упр1 – 0-й разряд управляющего числа;

Упр4 – 3-й разряд управляющего числа;

C – сигнал с выхода блока обработки результатов дешифрования;

Ген – сигнал с выхода генератора;

Готовн – сигнал готовности к приему нового управляющего числа.

τ1 – задержка формирования сигнала на выходе блока обработки результатов дешифрования (равна суммарной задержке распространения сигнала в регистре, в дешифраторе и на логическом элементе И-НЕ).

τ2 – задержка формирования сигнала готовности к приему нового управляющего числа, сформированная линией задержки (τ2 > τ1).

Рис. 1. Временные диаграммы работы схемы управления на дешифраторе

2 Разработка принципиальной схемы

При разработке принципиальной схемы было принято решение об использовании микросхем серии КР1533. Это маломощные быстродействующие цифровые интегральные микросхемы, построенные на основе ТТЛШ технологии. Допуск на напряжение питания для этой серии составляет ± 10%. Микросхемы серии КР1533 имеют наибольший порог переключения среди микросхем ТТЛ – 1,52 В и, как следствие, наибольшую помехоустойчивость. Входы микросхем этой серии можно подключать к источнику питания +5 В непосредственно. Использование микросхем одной серии решает проблему совместимости.

Блок запоминания состоит из регистра хранения информации КР1533ТМ8, содержащего 4 синхронных D-триггера. Сброс триггеров происходит при подаче логического 0 на вход R, запись по переднему фронту тактового импульса на входе CLK. Информация на входах D1 – D4 может меняться в любой момент, она важна лишь непосредственно перед изменением сигнала на входе CLK с логического 0 на логическую 1.

Блок дешифрования управляющего кода реализован на микросхеме К1533ИД3. Это дешифратор, имеющий 4 адресных входа 1, 2, 4, 8, два инверсных входа стробирования STR, объединенных по И, и 16 выходов 0 – 15. Если на обоих входах стробирования логический 0, то на том из выходов, номер которого соответствует десятичному эквиваленту входного кода (вход 1 – младший разряд, вход 8 – старший), будет логический 0, на остальных выходах – логическая 1. Если хотя бы на одном из входов стробирования логическая 1, то независимо от состояний входов на всех выходах микросхемы формируется логическая 1.

Блок обработки результата дешифрования построен на микросхеме КР1533ЛА1, которая представляет собой два логических элемента 4И–НЕ. В блоке используется только один из элементов, второй элемент используется в схеме сброса по питанию регистра.

Блок формирования сигнала готовности к приему нового управляющего кода реализован на микросхемах КР1533ТМ2 и КР1533ЛН1. Микросхема КР1533ЛН1 представляет собой 6 логических элементов НЕ и служит для формирования задержки распространения стартового сигнала, поступающего на вход установки в 1 триггера КР1533ТМ2. Задержка каждого элемента 12 нс, общая задержка линии задержки τ2 = 6*12 нс = 72 нс. Задержка формирования сигнала на входе сброса генератора с момента поступления стартового сигнала равна суммарной задержке распространения сигнала на регистре ТМ8, дешифраторе ИД3 и логическом элементе ЛА1: τ1 = 17 + 33 + 18 = 68 нс. Таким образом, выполняется неравенство τ2 > τ1 , обеспечивающее правильное функционирование схемы.


Copyright © MirZnanii.com 2015-2018. All rigths reserved.