Смекни!
smekni.com

Универсальный одноплатный контроллер на однокристальной ЭВМ (стр. 3 из 4)

Микросхема КР580ВВ55А — программиру­емое устройство ввода/вывода параллельной информации, применяется в качестве элемен­та ввода/вывода общего назначения, сопря­гающего различные типы периферийных уст­ройств с магистралью данных систем обра­ботки информации. Условное графическое обозначение микро­схемы приведено на рис. 3. Назначение выводов приведено в таблице 2.

Обмен информацией между магистралью данных систем и микросхемой КР560ВВ55А осуществляется через 8-разрядный двунаправ­ленный трехстабильный канал данных (D). Для связи с периферийными устройствами ис­пользуются 24 линии вводам/вывода, сгруппи­рованные в три 8-разрядых канала ВА, ВВ, ВС, направление передачи информации, и ре­жимы работы которых определяются програм­мным способом.

Рис. 4.

Таймер построен на ИМС КР580ВИ53, он необходим для измерения временных интервалов (частоты, периода, длительности) или подсчета числа событий. Один из счетчиков микросхемы (нулевой) служит для задания тактовой частоты приемника и передатчика адаптера последовательного интерфейса.

Условное графическое обозначение представлено на рис.4.

Микросхема КР580ВИ53 — трехканальное программируемое устройство (таймер), пред­назначено для организации работы микропро­цессорных систем в режиме реального времени. Микросхема формирует сигналы с различными временными параметрами. Программируемый таймер (ПТ) реализован в виде трех независимых 16-разрядных кана­лов с общей схемой управления. Каждый ка­нал может работать в шести режимах. Про­граммирование режимов работы каналов осу­ществляется индивидуально и в произвольном порядке путем ввода управляющих слов в ре­гистры режимов каналов, а в счетчики—запро­граммированного числа байтов.

Рис. 5.

Управляющее слово определяет режим ра­боты канала, тип счета (двоичный или двоично-десятичный), формат чисел (одно- или двух­байтовый).

Обмен информацией с микропроцессором осуществляется по 8-разрядному двунаправленному каналу данных.

Контроллер клавиатуры и индикации обслуживает индикаторное табло, опрашивает органы управления или состояния датчиков. Контроллер построен на ИМС КР580ВВ79.

Микросхема КР580ВВ79 – программируемое устройство, может применяться и как самостоятельное устройство при выполне­нии требований, предъявляемых к электриче­ским и временным параметрам. Условное графическое обозначение представлено на рис.5.

Микросхема состоит из двух функциональ­но автономных частей: клавиатурной и дисп­лейной.

Рис. 6.

Клавиатурная часть обеспечивает ввод ин­формации в микросхему через «линии возвра­та» RET7—RETO с клавиатуры (клавиатурная матрица объемом 8 слое Х 8 разрядов с воз­можностью расширения до 4Х8 слов Х 8 раз­рядов) и матрицы датчиков (8 слов Х 8 раз­рядов), а также ввод по стробирующему сиг­налу (8 слов Х 8 разрядов). Для хранения вводимой информации в микросхеме преду­смотрен обратный магазин — оперативное за­поминающее устройство (ОМ—ОЗУ) емкостью 8 байт Микросхема позволяет отображать инфор­мацию на всех известных в настоящее время типах дисплеев (дисплеи накаливания, со светоизлучающими диодами и др.).

Наличие выходной линии запроса прерыва­ния INT и режима чтения внутреннего состоя­ния позволяют использовать данную микро­схему в системах с прерыванием и последова­тельным опросом внешних устройств. Микро­схема допускает одновременное выполнение функций ввода/вывода и рассчитана по выводу INT на прямое подключение к шинам микропроцессоров КР580ВМ80А и КМ1810ВМ86.


Применение микросхемы КР580ВВ79 в си­стемах позволяет полностью освободить микропроцессор от операций сканирования кла­виатуры и регенерации отображения на дис­плее.

Регистр-защелка фиксирует байт адреса внешнего ЗУ. Регистр представлен ИМС КР580ИР82.

Микросхема КР580ИР82 — 8-разрядный адресный регистр, предназначе­н для связи микропроцессора с системной шиной; обладает повышенной нагрузочной способностью. Микросхема КР580ИР82 — 8-разрядный регистр-«защелка» без инвер­сии и с тремя состояниями на выходе.

Условное графическое обозначение микро­схем приведено на рис. 6.

Рис. 8.

Микросхема состоит из восьми одинаковых функциональных блоков и схе­мы управления. Блок содержит D-триггер-«защелку» и мощный выходной вентиль без инверсии или с инверсией. При помощи схе­мы управления производится стробирование записываемой информации и управление третьим состоянием мощных выходных вен­тилей.

Рис. 9

Память программ строится на ИМС К573РФ2. К573РФ2 представляет собой многократное программируемое ПЗУ, выполненное по ЛИЗМОП технологии. Стирание записанной информации производится с помощью ультрафиолетового облучения. Емкость ИМС 573РФ2 составляет 2К*8 бит. Условное графическое обозначение микро­схемы приведено на рис. 7.

Индикация ПЗУ осуществляется с помощью микросхемы АЛС324Б. Данная ИМС представляет собой семисегментный цифровой индикатор, красного цвета свечения. Условное графическое обозначение представлено на рис. 8.

Схема контроля построена на ИМС К155ЛП5. Данная микросхема является логическим элементом «сложения по модулю 2». Условное графическое обозначение показано на рис. 9.

5.Описание схемы электрической принципиальной

Рассмотрим принцип работы ОЭВМ представляет собой систему функциональных блоков, связь между которыми осуществляется через единый системный канал обмена информацией. Скорость обмена данными по стандартному интерфейсу ИРПС составляет 75…960 Бод; длина линии связи – до 3 км, число проводов в линии – 4. интерфейс обладает высокой помехозащищенностью. МК насчитывает три канала по восемь линий ввода-вывода без стробирования или два канала по восемь линий со стробированием. Предусмотрено пять лини запросов прерываний.

ОЭВМ исполняет программу, записанную в памяти программ и формирует все необходимые сигналы управления обменом данными с внешним ОЗУ и периферийными БИС. Порты периферийных БИС адресуются как ячейки внешней памяти данных. Для разделения операций с памятью данных и портами используется разряд А10 адреса (вывод Р22 КР1816 ВЕ35). Внешние схемы тактового генератора и формирования сигнала «сброс» обеспечивают правильную последовательность сброса периферийных БИС и ОЭВМ. Регистр защелка фиксирует байт адреса внешнего ЗУ, передаваемых по шине данных.

ОЗУ активизируется при А10 – 0 и при наличии RD или WR. Номер страницы ОЗУ образуют разряды А8, А9 шины адреса МК, т.е. состояние выводов Р20, Р21 КР1816ВЕ35 в цикле обращения к ОЗУ. Схема управления внешними устройствами анализирует разряд адреса А10 и устанавливает сигналы IORD и IOWT с временными соотношениями, соответствующими ТУ на БИС серии 580.

Разряды шины адреса А0 и А1 выбирают порт внутри каждой периферийной БИС, разряды А2…А5 – кристаллы адаптера последовательного интерфейса, контроллера клавиатуры и индикации соответственно. Для этого в соответствующем разряде адреса должен быть сформирован сигнал Лог 0 (при А10=1), а остальные три разряда должны быть в состоянии Лог.1. При А10=1 и появлении 0 на более чем одном разряде А2…А5 во время операции чтения может возникнуть конфликт и сбой работы МК.

Адаптер последовательного интерфейса со схемами передатчика и приемника реализует интерфейс ИРПС для связи с внешней ЭВМ или устройством, имеющим аналогичный интерфейс.

Адаптер параллельного интерфейса КР580ВВ55 обеспечивает стробированный и нестробированный ввод-вывод информации по параллельным каналам связи, сбор данных с внешних измерительных устройств и (или) управление исполнительными устройствами.

Таймер необходим для измерения временных интервалов или подсчета числа событий. Один из счетчиков микросхемы служит для задания тактовой частоты приемника и передатчика адаптера последовательного интерфейса.

Контроллер клавиатуры и индикации обслуживает индикаторное табло, опрашивает органы управления или состояния датчиков.

Схема прерываний формирует из восьми входных сигналов запросов прерываний IR0…IR7 один сигнал запроса прерывания INT для процессора, причем назначения сигналов IR0…IR3 определены внутренними потребностями контроллера.

6.Описание диаграмм временных

Рассмотрим функционирование универсального одноплатного микроконтроллера на однокристальной ЭВМ по временным диаграммам, показанным в графической части лист 3, согласно схеме электрической принципиальной в графической части лист 1 Э3.