ЭТПиМЭ (стр. 1 из 3)

С О Д Е Р Ж А Н И Е

Ч а с т ь 1

1.1. Упрощение логических выражений.

1.2. Формальная схема устройства.

1.3. Обоснование выбора серии ИМС.

1.4. Выбор микросхем.

1.4.1. Логический элемент ² ИСКЛЮЧАЮЩЕЕ ИЛИ ² .

1.4.2. Логический элемент ² 2 ИЛИ ² с мощным открытым коллекторным выходом.

1.4.3. Логический элемент ² 2 И ² с открытым коллектором.

1.4. 4 . Логический элемент ² 2 И ² с повышенной нагрузочной способностью.

1.4. 5 . Логический элемент ² НЕ ²

1.5. Электрическая принципиальная схема ЦУ.

1.6. Расчет потребляемой мощности и времени задержки.

1.6.1. Потребляемая мощность.

1.6.2. Время задержки распространения.

Ч а с т ь 2

2.1. Расчет базового элемента цифровой схемы.

2.1.1. Комбинация: Х1 = Х2 3 = Х4 = ² 1 ² .

2.1.2. Комбинация: Х1 = Х2 3 = Х4 = ² 0 ² .

2.1.3. Любая иная комбинация.

2.2. Таблица состояний логических элементов схемы.

2.3. Таблица истинности.

2.4. Расчет потенциалов в точках.

2.4.1. Комбинация 0000.

2.4.2. Комбинация 1111.

2.4.3. Любая иная комбинация.

2.5. Расчет токов.

2.5.1 Комбинация 0000.

2.5. 2 Комбинация 1111.

2.6. Расчет мощности рассеиваемой на резисторах.

2.6.1. Комбинация 0000.

2.6.2. Комбинация 1111.

Ч а с т ь 3

3.1. Разработка топологии ГИМС.

3.2. Расчет пассивных элементов ГИМС.

3.3. Подбор навесных элементов ГИМС.

3.4. Топологический чертеж ГИМС (масштаб 10:1).

В А Р И А Н Т № 2

В ы х о д: ОК; ОС; или ОЭ.

Рпот < 120 мBт

tз.р. £ 60 нс


Ч а с т ь 1

1.1. Упрощение логических выражений.


1.2. Формальная схема устройства.

1.3. Обоснование выбора серии ИМС.

Учитывая, что проектируемое цифровое устройство должно потреблять мощность не превышающую 100мВт и время задержки не должно превышать 100 нс для построения ЦУ можно использовать микросхемы серии КР1533 (ТТЛШ) имеющие следующие технические характеристики:

Напряжение питания: 5В10%.

Мощность потребления на вентиль: 1мВт.

Задержка на вентиль: 4 нс.

1.4. Выбор микросхем.

1.4.1. Логический элемент ² ИСКЛЮЧАЮЩЕЕ ИЛИ ² .

D1 - KP1533 ЛП 5

Параметры:

Рпот = Епит × Iпот = 5 × 5,9 = 29.5 мВт

Епит = 5 В

Iпот = 5,9 мА

1.4.2. Логический элемент ² 2 ИЛИ ² с мощным открытым коллекторным выходом.

D2 - КР1533ЛЛ4

Параметры:

Епит = 5 В

I1 пот = 5 мА

I0 пот = 10,6 мА

1.4.3. Логический элемент ² 2 И ² с открытым коллектором.

D3 - KP1533 ЛИ2

Параметры:

Епит = 5 В

I1 пот = 2,4 мА

I0 пот = 4,0 мА

1.4.3. Логический элемент ² 2 И ² с повышенной нагрузочной способностью.

D4 - KP1533 ЛИ1

Параметры:

Епит = 5 В

I1 пот = 2,4 мА

I0 пот = 4 мА

1.4. 5 . Логический элемент ² НЕ ² .

D5 - KP1533 ЛН1

Параметры:

Епит = 5,5 В

I1 пот = 1,1 мА

I0 пот = 4,2 мА

1.5. Электрическая принципиальная схема ЦУ.

С учетом выбранных микросхем внесем в формальную схему некоторые изменения (с целью минимизировать количество микросхем).
1.6. Расчет потребляемой мощности и времени задержки.

1.6.1. Потребляемая мощность.

Pпот = Pпот D1 + Pпот D2 + Pпот D3 + Pпот D4 + Pпот D5 = 29.5 + 39 + 16 + 16 + 13.25 = 113.75 мВт

113.75 < 120 - Условие задания выполняется.

1.6.2. Время задержки распространения.

Для расчета времени задержки возьмем самый длинный путь от входа к выходу. Например от входов х2 х3 до выхода y2 . Тогда:

tз.р. = tз.р. D 5.2 + tз.р. D 2 .1 + tз.р. D3.2 = 9.5 + 10.5 + 34.5 = 54,5 мВт

54,5 < 60 - Условие задания выполняется.

Ч а с т ь 2

2.1. Расчет базового элемента цифровой схемы.


Для трех комбинаций входных сигналов составим таблицу состояний всех активных элементов схемы.

2.1.1. Комбинация: Х1 = Х2 3 = Х4 = ² 1 ² .

Если на все входы многоэмиттерного транзистора VT1 поданы напряжения логической ²1², то эмиттеры VT1 не получают открывающегося тока смещения (нет разности потенциалов). При этом ток, задаваемый в базу VT1 через резистор R1 , проходит от источника Eпит в цепь коллектора VT1 , смещенного в прямом направлении, через диод VD1 и далее в базу VT2 . Транзистор VT2 при этом находится в режиме насыщения (VT2 - открыт) в точке ² B ² Uб =0,2 В (уровень логического нуля). Далее ток попадает на базу VT4 и открывает VT4 на выходе схемы ²0².

2.1.2. Комбинация: Х1 = Х2 3 = Х4 = ² 0 ² .

Когда на входы многоэмиттерного транзистора VT1 поданы уровни логического нуля переходы база - эмиттер смещаются в прямом направлении. Ток, задаваемый в его базу через резистор R1 проходит в цепь эмиттера. При этом коллекторный ток VT1 уменьшается, поэтому транзистор VT2 закрывается. Транзистор VT4 также закрывается (т.к. VT2 перекрыл доступ тока к базе VT4 ). На выход, через открытый эмиттерный переход VT3 попадает уровень логической единицы - на выходе ²1².

2.1.3. Любая иная комбинация.

Copyright © MirZnanii.com 2015-2018. All rigths reserved.