Смекни!
smekni.com

Проектирование сложных логических структур на МДП-транзисторах (стр. 2 из 3)

Различают МДП-транзисторы двух типов проводимости: p- и n- типа.

МДП-транзисторы p-типа отпираются при отрицательном, а n-типа – при положительном смещении напряжения затвора относительно стока.

Логические схемы на МДП-транзисторах p-типа с заземленным истоком требуют отрицательного напряжения питания (схемы отрицательной логики). Логические схемы на МДП-транзисторах n-типа с заземлением требуют положительного питающего напряжения (схемы положительной логики). При построении логических элементов на основе дополняющих МДП-транзисторов с каналами р- и n-типов (КМДП-ИМС) возможно создание схем как положительной, так и отрицательной логики.

Комплементарной (то есть взаимодополняющей) считают пару полевых транзисторов, имеющих одинаковые характеристики, но противоположную полярность питающих напряжений, сигналов управления и токов исток-сток.

Если такую пару соединить следующим образом (рис 7):



(обратите внимание, верхний транзистор «перевернут») то: при напряжении на объединенном затворе (входе), равном 0 В, верхний транзистор будет открыт, а нижний закрыт и на выходе схемы будет

, так как у открытого транзистора сопротивление исток-сток мало, а у закрытого велико (разрыв цепи исток-сток). При UBX= 1 наоборот.

На рис. 8 приведены четыре варианта выполнения простейших элементов-инверторов на МДП-транзисторах: n-типа (рис. 8,а), р-типа (рис.,б) и на дополняющих транзисторах (рис., в, г). Для схем на дополняющих транзисторах полярность логики зависит от последовательности включения транзисторов р- и n-типов. Если транзистор n-типа непосредственно подключен к общей шине, а транзистор р-типа к источнику питания (рис. 8, г), то элемент работает в режиме положительной логики (уровню логической 1 соответствует U, а уровню логического О соответствует 0 источника питания).

Если транзистор р-типа непосредственно подключен к общей шине, а транзистор n-типа - к источнику питания, то элемент работает в режиме отрицательной логики (уровню логической 1 соответствует «-U», а уровню логического 0 соответствует 0 источника питания).

Передаточные характеристики полевых транзисторов имеют следующий вид (рис. 9).


В первом из них зависимость тока стока 1С от напряжения на затворе U3 имеет вид кривой (рис., а). Такой транзистор называют нормально открытым, так как при напряжении затвора, равном нулю, он проводит ток (при U3 = 0, Ic= max). Второй тип полевого транзистора нормально закрытый. При нулевом потенциале на затворе ток стока транзистора равен нулю (при

, Ic= max) (рис., б).

Затвор МДП-транзистора называют изолированным, поскольку он отделен от истока и стока изолирующим материалом, имеющим очень большое сопротивление. Тем не менее напряжение на затворе создает электрическое поле, которое увеличивает или уменьшает ток, текущий от истока к стоку. Этот «полевой эффект» дал название транзистору – «полевой транзистор».

По этой причине, независимо от напряжения на затворе, никакой ток практически не течет от затвора к истоку или от затвора к стоку. Сопротивления между затвором и другими выводами очень велики, намного больше мегаома. Ток, протекающий по этим сопротивлениям очень мал, обычно меньше одного микроампера (мкА,

А), и называется током утечки.

Само условное обозначение МДП-транзистора напоминает нам, что между затвором и двумя другими выводами нет никакого соединения. Однако изображение МДП-транзистора наводит на мысль, что затвор имеет емкостную связь с истоком и стоком. В быстродействующих схемах мощность, расходуемая при заряде и разряде этих емкостей при каждом изменении входного сигнала, составляет заметную долю потребляемой схемой мощности.

В цифровых электронных устройствах используют преимущественно нормально закрытые полевые транзисторы.

Имеется определенная аналогия между биполярным n-р-n транзистором и полевым нормально закрытым транзистором с каналом n-типа: оба они не проводят ток при нулевом (и отрицательном) смещении на управляющем электроде, оба открываются при положительном смещении на этом электроде, оба достигают тока насыщения.

В логических схемах на МДП-транзисторах одного типа проводимости нагрузкой является нормально открытый МД11-транзистор. В этом случае затвор транзистора-нагрузки подключается к источнику напряжения смещения UCM, который, как правило, имеет более высокий (по абсолютной величине) уровень напряжения, чем коммутируемое напряжение логической схемы.

В дальнейшем для простоты описания логических схем на МДП-транзисторах будем рассматривать схемы с одним источником питания.

Известны три разновидности схем на МДП-транзисторах: статического, квазистатического и динамического действия.

Специфические свойства МДП-транзисторов сверхвысокое входное сопротивление (Rвх >1012Ом) и способность паразитной емкости затвора длительное время сохранять заряд и уровень напряжения на затворе, наиболее широко используются при построении триггерных схем для регистровых и счетных устройств.

Схемы логических элементов статического и динамического действия на МДП-транзисторах n-типа и на дополняющих транзисторах будут рассмотрены ниже.

ЛЭ на одноканальных МДП-структурах

В настоящее время практически полностью осуществлен переход на применение n-канальных МДП-структур для проектирования БИС и СБИС при использовании транзисторов одной структуры. Однако первые достижения при создании МДП-ИМС и БИС связаны с развитием р-канальной технологии, где удалось достигнуть уровня интеграции до 10 транзисторов в кристалле. Однако с распространением р-МДП-ИМС и БИС стали проявляться недостатки р-канальных схем: высокие (по модулю) напряжения питания (-12...-27 В), невысокое быстродействие (менее 1 МГц), значительная потребляемая мощность в статическом режиме (5... 10мВт/вентиль) и сложность согласования с биполярными ИМС, где типовые напряжения питания +3...+5В. По этой причине интенсивное совершенствование МДП-технологии шло в направлении создания n-канальных и КМДП-элементов.

ЛЭ-ты на полевых МДП-транзисторах n-типа, обладая более высоким быстродействием и крутизной передаточной характеристики, позволяют обеспечить единый номинал питающего напряжения +5 В как у биполярных TTL и TTLIII-элементов. По этой причине все основные разновидности логических МДП-элементов статического, квазистатического и динамического действия строятся на одноканальных МДП-транзисторах n-типа.

Основные принципы построения логических схем статического действия на МДП-транзисторах одной структуры во много соответствуют принципам построения транзисторных логических схем с непосредственными связями (DCTL). Так, для построения многовходового вентиля ИЛИ-НЕ к одному нагрузочному МДП-транзистору подключаются стоки m-логических транзисторов, а их истоки – к общей шине (рис. 10). На рис. 10,а приведена схема вентильного элемента ИЛИ-НЕ на два входа, содержащая один нагрузочный транзистор и два логических. Ограничение параметра mили (коэффициент объединения но входу) такой схемы определяется снижением уровня логической 1 на входе за счет падения напряжения на нагрузке от суммарного тока утечки I0 цепи сток-исток всех m входных МДП-транзисторов. Поскольку ток I0 МДП-транзисторов достаточно мал, то параметр m логической схемы может достигать 10 и выше.

Обладая сверхвысоким входным сопротивлением по затвору, МДП-транзистор обеспечивает построение ЛЭ с очень высокой нагрузочной способностью (п > 20). Нагрузочная способность МДП-ИМС n-типа ограничивается лишь снижением быстродействия с ростом числа нагрузок, так как увеличивается постоянная времени заряда паразитной емкости нагрузки Сн током, протекающим через нагрузочный МДП-транзистор.

Интегральная технология МДП-структур позволяет использовать последовательное (ярусное) включение МДП-транзисторов, когда в цепь между нагрузкой и общей шиной включен не один, а два, три или четыре МДП-транзистора по схеме И. В этом случае исток нижнего логического МДП-транзистора подключается к общей шине, а его сток к истоку вышестоящего и т. д. Путь току через нагрузку к общей шине открывается лишь в том случае, если будут открыты МДП-транзисторы всех ярусов.



На рис. а, б двухвходовые схемы И-НЕ и ИЛИ-НЕ имеют высокую нагрузочную способность n, но параметр mи значительно уступает параметру
(обычно mИ
4). Это объясняется тем, что при увеличении числа ярусов схемы И требуются МДП-транзисторы с более высокой крутизной, чем в схемах ИЛИ-НЕ, для сохранения одинакового суммарного сопротивления последовательно включенных транзисторов. Кроме того, ярусное включение транзисторов усложняет топологию и снижает степень интеграции МДП-ИМС n-типа. Вместе с тем ярусное включение позволяет создавать ЛЭ, обладающие большей гибкостью, чем биполярные, при построении сложных функциональных узлов.

На рис. приводятся варианты n-канальных МДП-ИМС, выполняющих двухступенчатые логические функции типа И-ИЛИ-НЕ. Эти ИМС за счет ярусного и параллельного включения транзисторов имеют только одну ступень задержки тср на преобразование информации, что соответствует биполярным элементам одноступенчатой логики.