Компьютерная схемотехника (стр. 17 из 32)
9.1.3.3 Построение КЦУ на постоянном запоминающем устройстве (ПЗУ)
ПЗУ представляет собой большую интегральную схему (БИС), имеющую Nвходов и Мвыходов. Упрощенная структура ПЗУ при Nвх=2 и Мвых=3 приведена на рисунке 9.28, а. На входе схемы установлен дешифратор, преобразующий комбинации двухразрядного двоичного кода в четырехпозиционный унитарный (десятичный) код. При каждой комбинации входного ДК на одном из выходов дешифратора появляется логическая 1, а на остальных – нули.
Между выходами дешифратора k, l, m, n и выходными шинами ПЗУ X, Y, Z включены цепочки из двух последовательно включенных диодов VD1 и VD2. На рисунке 9.28, б в качестве примера показана связь между выходной шиной К дешифратора и выходом Х ПЗУ. В исходном состоянии цепочки, связывающие выходы дешифратора и выходы ПЗУ, ток не проводят и связи между шинами k, l, m, nи Х, Y, Z отсутствуют. При этом со всех выходов X, Y, Zснимаются логические нули.
Пользователь на специальном устройстве – программаторе – создает нужные связи между шинами, подавая пробивные напряжения между определенными точками. При этом соответствующие диоды пробиваются, например VD2 (рисунок 9.28, б), и в дальнейшем могут рассматриваться как короткозамкнутые.
На рисунке 9.28, а кружочками показаны созданные постоянные связи, реализующие таблицу истинности комбинационного устройства с тремя выходами (таблица 9.10).
Таблица 9.10
| N | B | A | X | Y | Z | |
| 0 | 0 | 0 | 1 | 0 | 1 | k |
| 1 | 0 | 1 | 0 | 1 | 0 | l |
| 2 | 1 | 0 | 1 | 1 | 1 | m |
| 3 | 1 | 1 | 1 | 0 | 0 | n |
Рисунок 9.28
Например, при комбинации входных логических переменных А=1, В=0 с выходов снимаются сигналы Х=0; Y=1; Z=0. Таким образом на ПЗУ можно реализовать нужную таблицу истинности комбинационного устройства, имеющего несколько выходов. Одна схема ПЗУ может заменить большое число логических микросхем малого и среднего уровня интеграции, поэтому ПЗУ могут эффективно использоваться для создания сложных комбинационных устройств. Кроме того, ПЗУ находят широкое применение как элементы постоянной памяти, в которые заносятся программы, управляющие работой микропроцессоров и однокристальных микроЭВМ.
9.2 Последовательностные цифровые устройства
Выше были рассмотрены комбинационные цифровые устройства, в которых имеется однозначная связь между входными и выходными сигналами, и отсутствуют элементы памяти.
В цифровой электронике существует еще одна группа устройств, содержащих элементы памяти. Поэтому их выходные сигналы в общем случае зависят не только от сигналов, приложенных к входам в данный момент времени, но и от сигналов, воздействующих на них ранее. Поскольку наличие памяти позволяет задавать последовательность выполнения определенных логических операций, то такие логические устройства называются последовательными или последовательностными [3, 11].
К ним, прежде всего, относятся триггеры, а также схемы, которые выполняются на их основе: регистры, счетчики, распределители, полупроводниковые запоминающие устройства (ЗУ) и другие.
Рассмотрим более подробно основные последовательностные цифровые устройства (ПЦУ).
Триггером называется устройство, имеющее два устойчивых состояния равновесия и способное под действием управляющих сигналов быстро (скачкообразно) переходить из одного состояния в другое. При включении напряжения питания и отсутствии внешних управляющих сигналов триггер произвольно занимает одно из двух состояний и может находиться в нем как угодно долго. Триггер является элементом памяти и способен хранить 1 бит информации.
Существует четыре разновидности схемной реализации (исполнения) триггеров:
1. На дискретных компонентах с использованием транзисторов (полупроводниковые импульсные триггеры).
2. На интегральных микросхемах операционных усилителей (триггеры Шмитта).
3. На логических элементах.
4. В виде специализированной интегральной микросхемы.
Первые две группы были рассмотрены в курсе “ЭМСТ (ч.2)”. Ниже остановимся более подробно на двух последних вариантах исполнения триггеров (на цифровых триггерах).
В зависимости от свойств, числа входов и функционального назначения цифровые триггеры можно разделить на несколько видов.
Прежде всего, следует различать нетактируемые (асинхронные) и тактируемые (синхронные) триггеры. Изменение состояния асинхронного триггера происходит сразу же после соответствующего изменения потенциалов на его управляющих входах.
В синхронном триггере переключение может произойти только в момент присутствия соответствующего сигнала на тактовом (синхро) входе.
Тактирование может осуществляться импульсом (потенциалом) или фронтом (перепадом потенциала). В первом случае, сигналы на управляющих входах оказывают влияние на состояние триггера только при разрешающем потенциале на тактовом входе. Во втором случае, воздействие управляющих сигналов проявляется в момент перехода единица-нуль или нуль-единица на синхровходе.
Существуют также универсальные триггеры, которые могут работать как в синхронном, так и в асинхронном режиме.
Основными типами триггеров в зависимости от функционального назначения являются:
- RS - триггеры;
- Т - триггеры;
- D - триггеры;
- JК - триггеры.
9.2.1.1 Триггеры на логических элементах
Делятся на асинхронные и синхронные.
9.2.1.1.1.1 Асинхронные RS - триггеры
Могут быть выполнены на логических элементах базисов ИЛИ-НЕ и И-НЕ.
Ниже показаны: принципиальная схема (рисунок 9.29, а), обозначение на электрических схемах (рисунок 9.29, б) и таблица истинности (таблица 9.11) асинхронного RS - триггера на логических элементах ИЛИ-НЕ.
А Б
Рисунок 9.29
В таблице 9.11 приняты следующие обозначения: R и S - сигналы на входах триггера; Qt – выходной сигнал триггера до поступления входных управляющих сигналов; Qt+1– выходной сигнал после воздействия управляющих сигналов.
Таблица 9.11
| № | S | R | Qt+1 |
| 0 | 0 | 0 | Qt |
| 1 | 0 | 1 | 0 |
| 2 | 1 | 0 | 1 |
| 3 | 1 | 1 | Неопределенность |
Триггер называется асинхронным, т.к. он переходит в новое состояние немедленно после изменения комбинации входных сигналов. Входы S и R названы по первым буквам английских слов set– установка и reset– предустановка (сброс). Триггер устанавливается в единицу (
) при комбинации входных сигналов S=1, R=0. Сброс в нуль ( 
) происходит при S=0, R=1. Если S=R=0, то состояние схемы не меняется (Qt = Qt+1). Комбинация S=R=1, является запрещенной, т.к. положение триггера в этом случае не определено. В схеме выполняется условие возникновения скачков: баланс фаз (триггер содержит положительную обратную связь (ПОС)) и баланс амплитуд (суммарное усиление схемы больше суммарного затухания, вносимого пассивными элементами). Поэтому при изменении входных управляющих сигналов триггер быстро (лавинообразно) изменяет свое состояние. При включении питания и пассивном значении управляющих сигналов R=S=0 схема занимает произвольное положение (нулевое – или единичное – ).Для проектирования RS - триггера могут быть использованы также логические элементы базиса И-НЕ.
Ниже показаны: принципиальная схема (рисунок 9.30, а), обозначение на электрических схемах (рисунок 9.30, б) и таблица истинности (таблица 9.12) асинхронного RS - триггера на логических элементах И-НЕ.
А Б
Рисунок 9.30
Таблица 9.12
| № | S | R | Qt+1 |
| 0 | 0 | 0 | Неопределенность |
| 1 | 0 | 1 | 1 |
| 2 | 1 | 0 | 0 |
| 3 | 1 | 1 | Qt |
Отличие этого триггера от предыдущего состоит в том, что активным значением управляющих сигналов является логический нуль, а пассивным – логическая единица.