Разработка одноплатного микроконтроллера
МинистерствообразованияРоссийскойФедерации
СеверокавказскийГосударственныйТехническийУниверситет
Кафедраэлектроникии микроэлектроники
Курсоваяработа
Подисциплине :
Выполнил: студент курса
группыУПЭ-991
Козидубов Е. Н.
Принял: ЯкушевВ.М.
Ставрополь2001
ТЕХНИЧЕСКОЕЗАДАНИЕ
Навыполнениекурсовой работыпо тему "Разработкаодноплатногомикроконтроллера"
Микропроцессор…………………………………………… к 1810 вм 88
Заданныйобъем РПЗУ (кбайт) ………………………………………..64
Заданныйобъем ОЗУ (кбайт) ……………………………………….. 8
Паралельныйпорт ввода\вывода …………………………………… ВВ55
Включениепорта ввода\выводакак ………………. внешнее устройство
Режимработы максимальный
Содержание
Введение____________________________________________________
1. Разработкаструктурнойсхемы микроконтроллера _______________
Краткоеописаниемикропроцессорнойсистемы _________________
Описаниеструктурнойсхемы микроконтроллера_________________
Предварительныйвыбор элементнойбазы _______________________
2. Разработкапринципиальнойсхемы микроконтроллера ___________
2.1Разработкапроцессорногомодуля _____________________________
2.2Организацияпамяти микроконтроллера ________________________
2.3Организацияпараллельногопорта ввода/вывода_________________
2.4Разработкасхемы дешифратораадреса памяти __________________
Заключение____________________________________________________
Список литературы_____________________________________________
вВЕДЕНИЕ
Вданной работебудет рассмотренодин из вариантовпостроениямикроконтроллерана основемикропроцессора8088. С целью закркплениязнаний пиобретенныхна лекциях иприобретениянавыков разработкимикропроцессорныхсистем
Разрабатываемоеустройствоявляетсяконтроллером(блокместного управления)он необходимдля управленияустройствамиввода выводаинформации,для первичнойобработкиинформации.
Может применятсядля запускаэлектрическихдвигателей,управлениявыпрямительнымивентелями иих группами,электромеханическимипереключателями,принимать иосушествлятьпервичнуюобработкуданных отинформационныхдатчиков.
В обшем такойконтроллерможет найтиприменениев различныхобластях наукии техники идаже в сфереразвлечения,при совместномего использованиис персональнымиЭВМ и без неетоже.
1.Разработкаструктурнойсхемы микроконтроллера
1.1Краткоеописаниемикропроцессорнойсистемы
Нарисунке 1. Привединаструктурнаясхема полной микропроцессорнойсистемы (микроконтроллер),содержащейсам микропроцессор,устроуствахранения информацииблоки памятии устройствосвязи системыс внешнимиучастниками(УВВ-устройствоввода\вывода).Внешнее управлениемикро-ЭВМ становитсявозможным ипри помошисистемногоразъема (СР) нопо другим правиламв отличие отпорта ввода\вывода,что расширяетвозможностиконтроллера,с его помощьюможет осуществлятсясвязь с шинамибазовой ЭВМ(напримершины ISA,PCI,широкораспространенныхв настоящеевремя персональныхкомпьютеровтипаIBM).Такжеэтот разъемможет бытьиспользованпри отладкеработы микропроцессорнойсистемы в целом.В системеприсутствуюттри шины (управления,адреса, данных),они представляютиз себя проводныелинии(проводники)соединяющиемежду собойсоставные частивсей системы.Шины имеютразрядность(4,8-разрядная,16,32)т.е соответственно(4,8-проводниковв линии,16,32 и.т.д).Разрядностьшины можетзависеть отпроизводительностисистемы. Большоеколичествоинформациибольшая шина.
Шина данных– служет дляпередачи данныхидуших из памятиили УВВ к процессоруили из процессорав память т.еона двунаправленная.(8,16-разрядов)
Шина адреса- используетсядля указанияадреса ячеекпамяти илипортов ввода\вывода,ее разрядностьзависит в основномот необходимогоразмера памяти(8-разрядов 256 байт,16-раз. 64кбайт,20-разрядов 1мбайт,и т.д )
Шина управления– передаетинформациюУВВ или памятио готовностимикропроцессоравыполнитьпересылкуданных. Поуправляющейшине передаютсяи сигналы которыепозволяют УВВили памятиобращатся кпроцессорус запросами.Разрядностьэтой шины зависитв основном оттипа используемогопроцессораи количества его управляющих(используемых)сигналов.(неменее 5 - разрядов)
Из схемывидно что инициаторомдействий выполняемыхсистемой являетсямикропроцессоркоторый вырабатываетсигналы управленияи выдает их нашину управления.По ней они подаютсяна устройствапамяти и УВВ,также процессоромзадается адресвыбраннойячейки памятион подаетсяна шину адреса и на адресныевходы микросхемпамяти, по шенеданных информацияидет в процессорили из него.
Описаниеструктурнойсхемы микроконтроллера
Рассмотримработу микроконтроллерана основе схемыэлектрическойструктурной,показаннойна рисунке 2.
Микроконтроллерсостоит изследующихузлов:
микропроцессорноеядро на основе8088-го микропроцессора,схемы формированиясигналовуправления(контроллерсистемной шиныв максимальномрежиме работы),внешнего тактового генератора,регистрышины адреса и буфера шиныданных;
памяти программПЗУ, объемом64 Кбайта;
ОЗУ, объемом8 Кбайт ;
дешифраторадреса;
-
устройстваввода\вывода(параллельныйинтерфейс) ;
Схема формированиясигналов управленияформирует 4инвертированныхсигнала IOWR( внешнее устройствозапись),IORD(внешнееустройствочтение),MEMR(память чтение),MEMW (память ..).Вмаксимальномрежиме (МР) работапроцессоравозможна толькос системнымконтроллероимК1810ВГ88 (i8288) которыйформируетнеобходимыесигналы управления. Тактовый генераторвырабатываетсинхронизирующиеимпульсы тактовойчастоты, которыепозволяютсинхронизироватьработу ЭВМ иостальных узловмикроконтроллера,например системныйконтроллерпри работепроцессорав МР или другихмикропроцессоровесли системамного-процессорная. Регистры адресапредназначеныдля фиксациистаршей и младшейчасти адреса.Буфер шиныданных выполняетусиление сигналаданных в двухправлениях
ОЗУ для временногохранения данных,основной программырасположеннойв ПЗУ.
Порт ввода/вывода представляетсобой двунаправленныйбуфер с тремясостояниямии предназначендля побайтноговвода, выводаили ввода/выводаинформации.
Рисунок2. Структурнаясхема микроконтроллера
Рисунок2. Структурнаясхема.
Предварительныйвыбор элементнойбазы
Для созданиясхемы электрическойпринципиальноймикроконтроллерав курсовомпроекте используютсяинтегральныемикросхемысерий К1810, К1533, КР573,К537, КР580. СерияК1810 представленамикросхемой1810ВМ88(I8088). Онапредставляетсобой 16-битныйпроцессор с8-битовой шинойданных. Микропроцессоры8088 и 8086 имеют одинаковуюархитектуруразличия состоятв измененииразрядностишины данных.Условно графическоеобозначение(УГО) приведенона рисунке 3.Процесс выполнениялюбой командыв МП состоитиз следующихэтапов:
1
.Извлечениекода командыи операндов(если это требуется)из памяти.2.Выполнениекоманды.
3.Запись результата(если это требуеткоманда).
Как правило,эти этапы выполняютсяпоследовательно,что приводитк временнойнедогрузкимагистралеймикро ЭВМ. В МПпроцес выполнения,состоящий изтехже этапов,выполняетсяв двух раздельныхпроцессорныхблоках EU иBUI и можетидти паралельно.В функции блокаBUI входит извлечениеиз памяти кодакоманды и ихоперандов, ав функции блокаEU непосредственноевыполнениекоманд. За счетпаралельнойработы блоковвозрастаетбыстродействиеМП БИС и магистралимикро ЭВМиспользуютсяболее эффективно.
Структурнаясхема привединана рисунке 4.Блок выполнениякоманд имеет16-разрядныйАЛУ с регистромсостояний ифлагом управления,а также регистрыобщего назначения.Все регистрыи внутренниемагистралиблока 16-разрядные.Блок не имеетсвязи с внешнимимагистралями. На АЛУ поступаюткоды командиз конвейеракоманд расположенногов BIU. Если врезультатедешифрациикода командыв АЛУ необходимополучениеодного илинесколькихоперандов повнешним магистралямМП БИС , то EU запрашиваетBIU на получениеи размещениенеобходимыхданных в BIU.Несмотря нато что все адресас которымиоперирует EU,16-разрядные,BIU преобразуетих так, чтобыиметь возможностьадресоватьсяко всему возможному адресномупространству(1 Мбайт) микропроцессорнойссистемы.
Б
локсопряжения с магистралямиBIU производитвсе пересылкиданных и кодовдля EU. Пересылкамежду МП БИСи памятью иливнешними устройствамиосуществляетсяпо требованиюEU. В то времякак EU занятвыполнениемкоманд, блокBIU получаетпоследующиев программекоды командиз памяти исохраняет ихв конвеерекоманд. Конвеерможет содержатьдо шести (8086) и дочетырех (8088) кодовкоманд и выдоватьих в EU помере необходимостибез загрузкивнешних магистралей.Коды командподаются в EUпоследовательно,так как онизаписаны впрограмме. ЕслиEU выполняеткоманду передачиуправления,в другое местопрограммы, тоBIU очишает конвейеркоманд, получаеткод командыиз нового адреса,передает егов BIU и начинаетзаполнятьконвейер заново Если EU требуетобрашения кпамяти иливнешнему устройству,то BIU приостанавливает процесс получениякоманд в конвейери организуетнеобходимыйцикл обменаданными.Назначениевыводов вмаксимальномрежиме работы 1810ВМ88:
Таблица 1.
| Обозначение | Вывод№ | Направление | Назначение |
| AD0-AD7 | 9-16 | I\O | Шинаадрес\данныедвунаправленная |
| A15-A8 | 2-8. 39 | O | Шанаадреса 8-15 разряды |
| A19-A16 | 35-38 | O | Адрес16-19 разряды |
| RD | 32 | O | Стробчтения данныхиз памяти илиВУ |
| READY | 22 | I | СигналготовностиВУ или памятик обмену данными.Если ВУ илипамять выдаетБИС READY=0,то микропроцессорпереходит врежим ожидания который будетдлится до приходаREADY=1 |
| INTR | 18 | I | Входмаскируемогопрерывания |
| TEST | 29 | I | Входпрограмнойпроверкиготовностиустройствав системе.Используетсясовместно скомандой ожиданияWAIT.Выполняя этукоманду БИСпроверяетуровень сигналана входе «тест».Если TEST=0,то МП БИС переходитк выполнениюследующей попорядку команды.Если TEST=1 то БИСвводит холостыетакты Т1 и периодическис интервалом 5Т проверяетзначение сигналаTEST. |
| NMI | 17 | I | Входне маскируемогопрерывания |
| RESET | 21 | I | Сигналначальнойустановки |
| CLK | 19 | I | Входсинхронизации от внешнегогенератора.Периуд синхронизации200-500 нс (те f=2-5 Мгц) |
| Vcc | 40 | Питающеенапряжение+5в | |
| GND | Земля | ||
| MN\MX | Режимработы минимальный(1)\максимальный(0) | ||
| LOCK | 29 | O | Блокировкашины. Сигнална данном выходеинформируетустройствасистемы о томчто они не должныпытатся запрашиватьшину |
| QS1 | 24 | O | Сигналидентефицирующийсостояниевнутреннейчетырех байтовойочереди командмикропроцессора |
| QS0 | 25 | O | Сигналидентефицирующийсостояниевнутреннейчетырех байтовойочереди командмикропроцессора |
| S1 | 27 | O | Сигналсостояниямикропроцессора |
| S0 | 26 | O | Сигналсостояниямикропроцессора |
| S2 | 28 | O | Сигналсостояниямикропроцессора |
| RQ/GT0 RQ/GT1 | 30 31 | O O | Двеодинаковыелинии для передачиимпульсныхсигналов запроса\ подтверждениядоступа клокальнойшине(каналу). |
| HIGH | 34 | - | Всегда «1» в максимальномрежиме |
Микропроцессорвыпускаетсяв 40-выводномкорпусе
СигналымикропроцессораS1 S2 S3 выдаютинформациюо типе циклашины микропроцессора. сигналы состоянияподаются наконтролер шины,который дешифрируетих и формируетрасширенныйнабор управляющихсигналов.(см.таблицу)
-
S1 S2 S3 Тип циклашины
0 0 0 Подтверждениепрерывания 0 0 1 ЧтениеВУ 0 1 0 ЗаписьВУ 0 1 1 Останов 1 0 0 Выборкакоманды 1 0 1 ЧтениеЗУ 1 1 0 ЗаписьЗУ 1 1 1 Циклашины нет
QS0QS1 Сигналидентефицирующийсостояниевнутреннейчетырех байтовойочереди командмикропроцессора, действует втечении тактасинхронизациипосле выполненияоперации надочередью.
-
QS0 QS1 Операциинад очередью 0 0 Операциинет, в последнемтакте небыловыборки изочереди 0 1 Изочереди выбранпервый байткоманды 1 0 Очередьпуста в результате выполнениякоманды передачиуправления 1 1 Изочереди выбранследующийбайт команды
Работамикропроцессора8088 в максимальномрежиме во многоманалогичнаработе в минимальномоднако изменяетсязначение 8управляющихсигналов такжеработа процессораневозможнабез контроллерасистемной шиныi8288(К1810ВГ88).Условно графическоеобозначениеприведено нарисунке. Структурнаясхема приведенана рисунке Назначениевыводов контроллерадано в таблице
| Обозначение | Вывод | назначение |
| S0-S3 | 20,19,18 | Входысигналов состоянияМП |
| CLK | 2 | Входсигналовгенераторатактовых импульсов |
| AEN | 6 | Сигналуправляющийвыдачей командныхсигналов контроллеракоторая осуществляетсячерез 115 нс послепоступлениясигнала AEN |
| CEN | 15 | Сигналуправлениявыдачей командныхсигналовуправленияDEN и PDEN.Действуеткак определительвозможностииспользованиякомандныхсигналов ,формируемыхконтроллеромсистемнойшины при 1 контроллерфункционируетнормально, апри 0 все командныесигналы удерживаютсяв неактивномсостоянии.Это используетсядля для разделенияадресногопространстваи устраненияконфликтовмежду внешнимиустройствамиподключеннымик системнойшине. |
| IOB | 1 | Сигналуправлениярежимом работыконтроллерапри 1 задаетсярежим режимработы с шинойввода вывода,а при 0 с системнойшиной |
| MRDC | 7 | Сигналчтения из памяти |
| MWTC | 9 | Записьв память |
| AMWC | 8 | Опережающийсигнал записив память |
| IORC | 13 | Вводинформациииз ВУ |
| IOWC | 11 | Выводинформациив ВУ |
| AIOWC | 12 | Опережающийсигнал выводаинформациив ВУ |
| DT/R | 4 | Направлениепередачи шинныхформирователей |
| DEN | 16 | Включениешинных формирователей |
| ALE | 5 | Фиксацияадресногорегистра |
| MGE/PDEN | 17 | (ПриIOB=1) PDEN сигналвключенияшинных формирователей (ПриIOB=0) MGE онуправляетсчитываниемномера ведомогокантроллерапрерываний,подлежащегообслуживанию |
Тактированиеработы МП БИС(к1810ВМ88) осушествляетгенератортактовых импульсовк1810ГФ84 (i8284)генераторвключает схемыформированиятактовых импульсов(OSK,CLK,PCLK),сигнала сброса(RESET), и сигналаготовности(READY).Условно графическоеобозначениепоказано нарисунке 6.
Вописываемомконтроллеретакже применяютсямикросхемысерии К1533, эторигистры шиныадреса ИР22, буфер1533АП6
у
силиваетсигналы шинуданных, логическиепростые 1533ЛЛ1и ЛЕ1 а такжедешифраторадреса выполненыйна 1533ИД7.Ригистры шины адреса1533ИР22 предназначеныдля храненияадреса установленногомикропроцессором,по управляющемусигналу ALEон появляетсякаждый машинныйцикл. Условнографическоеобозначениеприведено нарисунке 7.
М
икросхема1533АП6 восьмиканальныйдвунаправленныйшинный формировательпредназначендля усиления по мощностисигналов шиныданных причтении и записи, показан нарисунке 8. 
Микросхема555ЛЛ1 - 4 логическихэлемента 2ИЛИпредназначенадля формированиясигналов шиныуправленияпоказана нарисунке 9.М
икросхема1533ЛЕ1 - 4 логическихэлемента 2ИЛИ-НЕпредназначенадля формированиясигналов шиныуправленияи дешифратораадреса показанана рисунке 10.Микросхема1533ИД7- двоичныйдешифраторна восем направленийиспользовандля дешифрацииадреса и выборасоответствующеймикрасхемыпамяти. На рисунке11 токазано условнографеческоеобознечение
Адаптер параллельногоинтерфейсапостроен наИМС КР580ВВ55А,который обеспечиваетстробированныйи нестробированныйввод/выводинформациипо параллельнымканалам связи,сбор данныхс внешнихизмерительныхустройств и(или) управлениеисполнительнымиустройствами.
М
икросхемаКР580ВВ55А — программируемоеустройствоввода/выводапараллельнойинформации,применяетсяв качествеэлементаввода/выводаобщего назначения,сопрягающегоразличные типыпериферийныхустройствс магистральюданных системобработкиинформации.Условное графическоеобозначениемикросхемыприведено нарис. 12. Назначениевыводов приведенов таблице 2.О
ХарактеристикиИМС:
Рпотр=680 мВт:
tвыбор=110 нс.
бмен информациеймежду магистральюданных системи микросхемойКР560ВВ55А осуществляетсячерез 8-разрядныйдвунаправленныйтрехстабильныйканал данных(D). Длясвязи с периферийнымиустройствамииспользуются24 линии вводам/вывода,сгруппированныев три 8-разрядыхканала ВА, ВВ,ВС, направлениепередачи информации,и режимы работыкоторых определяютсяпрограммнымспособом.
Память программхранится впостоянномзапоминающемустройствеПЗУ выполненомна ИМС К573РФ8представляетсобой многократноепрограммируемоеПЗУ, выполненноепо ЛИЗМОП технологии.Стирание записаннойинформациипроизводитсяс помощьюультрафиолетовогооблучения.Емкость ИМС573РФ8 составляет32К*8 бит. Условноеграфическоеобозначениемикросхемыприведено нарис. 13.
Промежуточныезначения вычисленийхранятся воперативномзапоминающемустройстве(ОЗУ) построенномна микросхемеК537РУ17 8К*8 бит.Обозначениемикросхемыприведено нарис. 14.
Микросхемыэтой сериипредставляютиз себя ОЗУстатическоготипа т.е. каждыйэлемент памятивыполнен натригерах. Микросхемавыполнена наМОП транзисторах.В устройствахпамяти на этихмикросхемахдля сниженияпотребляемоймощьностиследует предусматретьвозможносьавтоматическогопереключенияна источникс меньшим напряжением для хранения информациидостаточно 2,2 вольта. Такжеможет бытьпредусмотрен дополнительныйисточник питаниядля обеспеченияавтономнойработы блокапамяти прислучайномотключениипитания.
2.Разработкапринципиальнойсхемы микроконтроллера
2.1 Разработкапроцессорногомодуля
Микропроцессорноеядро (процессорныймодуль, ПМ) самаяважная частьмикроконтроллера. Для построенияпроцессорногоядра преждевсего решаютзадачу тактированияМП в 8088 это делаютс помощью тактовогогенераторак1810ГФ4. Кроме этогонеобходимопроизвестидемультиплексированиемагистралиадрес-данныеи формированиешины управленияв максимальномрежиме с помощьюконтроллерасистемной шины.
На рисунке 15показана схемасинхронизацииработы процессораи сброса. Сигналысинхронизацииформируютсяиз колебанийоснавной частотыкварцевогорезонатора ZQ1, подключенногоко входам Х1,Х2,микросхемы,через конденсаторC1 емкостью3…10 пф. Частотаработы процессора5мгц
частотакварцевогорезонатора= 3F*fраб МП(при использованиик1810ГФ4). Сигналготовностиформируетсяпри наличиина входе хотябыодного из REY1или 2. Ко входуRES подключенавремя задающаяRC цепочкакоторая формируетдлительностьсигнала сбросаR=510 кОм,C=1 мКф (минимальнаяпродолжительностьсигнала сброс50мкс).
Максимальныйрежим работыпредназначендля работы ЦПс несколькимиМП или сопроцессоромдля этого навход микропроцессораMN\MX подаетсязначение логической(1). Организациябуферизациишины показанана рисунке 16.Регистры DD4, DD 5, DD 6, запоминаютадрес установленныймикропроцессором по приходусигнала ALE (стробадреса), навход «строб(STB)»каждого изрегистровсмотри рисунок17 “Временныедиаграммыработы процессора”.Адрес устанавливаетсяв первом циклеТ1 (выделеносм. рис) и сохраняетсядо канца цикла.
.
Буферныйусилитель DD7усиливаетсигналы шиныданных в двухнаправленияхэто нужно дляобеспечениянормальнойработы процессора(из за нагрузочнойспособностивходов МП). Буферныйусилительуправляетсястробом данных(DEN) МП (контроллерсистемной шиныDD12 в максимальномрежиме работыМП), которыйподается навход OEмикросхемыDD7 в каждоммашинном циклесм.(рис 18) и сигналом определяющимнаправлениепередачи данных(DT\R) он подаетсяна вход T.
Шина управленияформируетсяс помощью микросхемыDD12. Блокуправленияработает потаблице истиности(минимальныйрежимтаблица 3). И потаблице вмаксимальномс помошью контроллерасистемной шины
Таблица 3.Алгоритм работасхемы управления
| RD | WR | M\IO | MEMR | MEMWR | IO\R | IO\WR |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 | 0 |
Таблица декодированиясигналов управлениясистемногоконтроллера.
-
S1 S2 S3 Сигналуправления
Тип циклашины
0 0 0 INTA Подтверждениепрерывания 0 0 1 IORC ЧтениеВУ 0 1 0 IOWC,AIOWC ЗаписьВУ 0 1 1 ------- Останов 1 0 0 MRDC Выборкакоманды 1 0 1 MRDC ЧтениеЗУ 1 1 0 MWTC,AMWC ЗаписьЗУ 1 1 1 ------- Циклашины нет
CLK
t
t
ALE
t
A15-A8
t
T1 T2 T3 T4
QS0,QS1
ST0-ST1
t
A16-A19
A16-A19
D0-D7
AD0-AD7
t
ST3-ST7
A0-A7
t
RD
DT\R
t
t
DEN
MRDC IORC
t
t
A16-A19
A16-A19
ST3-ST7
AD0-AD7
A0-A7
D0-D7
t
DEN
t
t
AMWC
AIOWC
MWTC
IOWTC
t
t
Рисунок18. Диаграммыработы микропроцессорав циклахчтения и записиданных из памяти.
2.2 Организацияпамяти микроконтроллера
Памятьмикрокантроллераорганизованав соответствиис техническимзаданием. ПЗУ-64кбайт ОЗУ-8 кбайт.На рисунке 19приведена картапамяти микрокантроллера.Схема блокапамяти приведенана рисунке 20.
ПЗУ1(32кб)
DD8
ПЗУ2(32кб)
DD9
ОЗУ(8К)
DD9
Неиспользуется
0000h
7FFFh
FFFFh
12000h
FFFFFh
В блокена микросхемахDD8DD9 построенопостоянноезапоминающееустройствоа на DD10 построеноОЗУ статическоготипа каждаямикрохемаподключенак дешифраторуадреса на ПЗУприходят сигналычтения с шиныуправления.ОЗУ управляетсяс помощью 3 сигналов;дешифраторадреса ,чтениеи запись шиныуправления.
2.3 Организацияпараллельногопорта ввода/вывода
На рисунке21 приведенасхема паралельногопорта ввода\выводана микросхемеDD11. Сигналычтения и записиподключаютсяк шине управленияк выходам чтениеиз ВУ и записьв ВУ соответственно,сигнал сбросаподключаетсяк линии RESETформируемоймикросхемойDD1, адресныевходы подключаютсясоответственнок шине адресаА0,А1.
Разработкасхемы дешифратораадреса памяти
Дешифраторадреса выполняетфункции включателяи выключателясоответствующихданному адресумикросхемпамяти блокапамяти схемаприведена нана рисунке 22.Дешифраторформирует 3сигнала CS1,2,3соответственно(ПЗУ ПЗУ ОЗУ)См.также картупамяти и таблицудвоичные идесятичныечислам таблица4.
Таблица4
| HEX | BIN | |||||||||||||||||||
| 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| 7FFFh | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| FFFFh | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 11FFFh | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
Данные на буфереDD7
A15-A8
t
A16-A19
t
AD0-AD7
t
A16-A19
ST3-ST7
A0-A7
D0-D7
RD
t
t
t
t
Направлениеиз шины данныхв процессор
Рисунок23. Диаграммыработы буферногоусилителя DD7.
AD0-AD7
t
t
t
A16-A19
ST3-ST7
A0-A7
D0-D7
A16-A19
WR
t
t
t
Направлениеиз процессорав шину данных
DT\R- (T DD7)
DEN-(OE DD7)
Данные на буфереDD7
DEN-(OE DD7)
RD ,DT\R- (T DD7)
Заключение
Пополученномузаданию былоразработаноустроуствозакрепленызнания работыс микропроцессорамии получен полезныйопыт разработкиподобных устройств.
Список литературы
1. Хвощ С.Т. идр. Микропроцессорыи микроЭВМ всистемахавтоматическогоуправления:Справочник.- Л.: Машиностроение,1987. - 640 с.
2.Щелкунов Н.Н.Микропроцессорныесредства исистемы - М.: Радиои связь. 1989 г.
3.Микропроцессорный комплект К1810: Структура, программирование,Применение./Ю М. Казаринови др. - М.: Высшаяшкола, 1990.
6.ПетровскийИ.И. и др. ЛогическиеИС К 1533, К 1554: Справочник/ В двух частях.- М.: ТОО "БИНОМ",1993.
7.Лебедев О.Н.Микросхемыпамяти и ихприменение.- М.: Радио и связь,1990. -303 с.
1