Проектирование устройства сбора данных (стр. 8 из 8)

03C7

03C8

03C9

03CA

03CB

03CD

03CE

03CF

03D0
20	03D1
21	03D2
22	03D3
23	03D4
24	03D5

Таблица 5

5.5 Программа в кодовых комбинациях

На основании табл. 4 и 5, а также системы микропроцессора КР580ВМ80 можно составить программу цикла сбора данных в кодовых комбинациях (на машинном языке), приведенную в табл. 6.

5.6 Оценка быстродействия МПУ

Как и прежде будем считать, что максимальная длительность акта преобразования АЦП меньше длительности периода синхроимпульсов Т=2мкс. Тогда в соответствии с табл. 4 получим:

На выполнение команд 1¸8 и 20¸24 требуется 11+11+11+11+10+ 7+7+5+11+11+11+11+11=128 тактов.

№ команды	Адрес ОП₁₆	Команда₂	Команда₁₆	Комментарий
1	03B2	11 000 101	C5	;стек ¬ ( ВС )
2	03B3	11 010 101	D5	;стек ¬ ( DE )
3	03B4	11 100 101	E5	;стек ¬ ( HL )
4	03B5	11 110 101	F5	; стек ¬ PSW
5	03B6	00 100 001	21	;HL ¬ 0701₁₆
03B7	0000 0001	01
03B8	0000 0111	07
6	03B9	00 000 110	06	; B ¬ 0D₁₆
03BA	0000 1110	0D
7	03BB	00 010 110	16	;D ¬ 00₁₆
03BC	0000 0000	00
8	03BD	01 111 010	7A	; A ¬ ( D )
9	03BE	11 010 011	D3	;Устр.выв.№1¬(А)
03BF	0000 0001	01
10	03C0	11 010 011	D3	; A¬(устр.вв. №2)
03C1	0000 0010	02
11	03C2	00 001 111	0F	;A¬Сдв.П( А )
12	03C3	11 010 010	D2	;УП При С = 0
03C4	1100 0011	C3	к ячейке 03C3
03C5	0001 0110	03
13	03C6	11 011 011	DB	;A¬(устр.вв. №1)
03C7	0000 0001	01
14	03C8	01 110 111	77	; M ¬ ( A )
15	03C9	00 100 011	23	;HL¬( HL ) + 1
16	03CA	00 010 100	14	; D ¬ ( D ) + 1
17	03CB	01 111 010	7A	; A ¬ ( D )
18	03CD	10 111 000	B8	; ( A ) — ( B )
19	03CE	11 000 010	C2	;УП При Z = 0
03CF	1100 0001	C1	к ячейке 03C1
03D0	0000 0011	03
20	03D1	11 110 001	F1	;PSW ¬(стек )
21	03D2	11 100 001	E1	; HL ¬( стек )
22	03D3	11 010 001	D1	; DE¬ ( стек )
23	03D4	11 000 001	C1	;BC ¬ ( стек )
24	03D5	11 001 001	C9	; Возврат из ППР

Таблица 6

На один проход по большому циклу (на выполнение команд 9¸19) нужно 11+11+4+10+11+7+5+5+5+4+10=83 такта. Всего таких проходов F=14₁₀, что требует 83^.14=1162 тактов. Итого длительность цикла сбора данных составит S=(128+1162)^.2 мкс=2580 мкс. То есть быстродействие МПУ примерно в 31 раз ниже быстродействия УСД на схемной логике. Такова цена универсальности МПС.

6. Л и т е р а т у р а:

1. Б.А.Калабеков “МП и их применение в системах передачи и обработки сигналов”

2. В.Н.Ульянов “Функциональные узлы цифровых устройств и микропроцессоров”

3. Г.Г.Капелин, В.М.Тузов “Функциональные модули микропроцессорных систем”

4. Е.П.Балашов, Д.В.Пузанков “Микропроцессоры и микропроцессорные системы”

5. Б.М.Каган, В.В.Сташин “Микропроцессоры в цифровых системах”

7.О Г Л А В Л Е Н И Е :

1. Введение :.......................................................................................................................................................................

2. З А Д А Н И Е.......................................................................................................................................................................

3. О Р Г А Н И З А Ц И Я О З У........................................................................................................................................

4. РЕАЛИЗАЦИЯ УСД НА ПРИНЦИПАХ СХЕМНОЙ ЛОГИКИ...................................................................

4.1 Общая структурная схема УСД...........................................................................................................................

4.2 Структурная схема ОУ..............................................................................................................................................

4.3 Словесное описание цикла сбора данных...................................................................................................

4.4 Синтез управляющего устройства (УУ)..........................................................................................................

4.4.1 Этап абстрактного синтеза.............................................................................................................................

4.4.2 Этап структурного синтеза УУ.....................................................................................................................

4.5 Построение функционально - логической схемы процессорного устройства ( УСД ).........

4.6 Оценка быстродействия УСД в варианте реализации на принципах схемной логики....

5. РЕАЛИЗАЦИЯ УСД В ВИДЕ МПС НА БАЗЕ МИКРОПРОЦЕССОРА КР580ВМ80.....................

5.1 Структурная схема микропроцессорного устройства..........................................................................

5.2 Блок - схема алгоритма функционирования МПУ...................................................................................

5.3 Программа на языке Ассемблера.....................................................................................................................

5.4 Размещение программы в ОП.............................................................................................................................

5.5 Программа в кодовых комбинациях..............................................................................................................

5.6 Оценка быстродействия МПУ.............................................................................................................................

6. Л и т е р а т у р а:.......................................................................................................................................................

7. О Г Л А В Л Е Н И Е :.....................................................................................................................................................

[КАВ1]