Устройство селективного управления работой семисегментного индикатора (стр. 1 из 5)
САНКТ-ПЕТЕРБУРГСКАЯ ИНЖЕНЕРНАЯ ШКОЛА ЭЛЕКТРОНИКИ
КУРСОВОЙ ПРОЕКТ
Пояснительная записка
Тема: УСТРОЙСТВО СЕЛЕКТИВНОГО УПРАВЛЕНИЯ РАБОТОЙ 
СЕМИСЕГМЕНТНОГО ИНДЕКАТОРА 
КП 2201 453КПреподаватель Швайка О. Г.
 |  |
Учащийся Бляхман Е.С.УТВЕРЖДЕНО
предметной комиссией
« » __________________________ 2004г.
Председатель _______________________
З А Д А Н И Е
на курсовое проектирование по курсу ЭЦВМ и МП 
учащемуся Бляхман Е.С. IV курса 453-К группы 
СПИШЭ техникума(наименование среднего специального учебного заведения)
(фамилия, имя, отчество)
Тема задания Устройство селективного управления работой семисегментного индикатораКурсовой проект на указанную тему выполняется учащимися техникума в следующем объеме:
1. Пояснительная записка.
Введение.1. Общая часть.
1.1. Назначение устройства управления.
1.2. Составление таблицы истинности работы устройства.
1.3. Минимизация логической функции.
1.4. Выбор и обоснование функциональной схемы устройства.
1.5. Синтез электрической принципиальной схемы в базисе И-НЕ.
1.6. Выбор элементной базы проектируемого устройства.
1.7. Описание используемых в схеме ИМС и семисегментного индикатора.
2. Расчетная часть проекта ______________________________________________________
2.1. Ориентировочный расчет быстродействия и потребляемой мощности устройства
управления.
| |
| |
2.2. Расчет вероятности безотказной работы устройства управления и среднего
времени наработки на отказ. | |
| |
| |
4. Графическая часть проекта _______________________________________________
Схема электрическая принципиальная.
| |
| |
| |
Устройство селективного управления работой семисегментного индикатора.
Заключение.
Список литературы.
Дата выдачи ______________________________
Срок окончания ______________________________
Зав. отделением ______________________________
Преподаватель ______________________________
ВВЕДЕНИЕ
Развитие микроэлектроники способствовало появлению малогабаритных, высоконадежных и экономичных вычислительных устройств на основе цифровых микросхем. Требования увеличения быстродействия и уменьшения мощности потребления вычислительных средств привело к созданию серий цифровых микросхем. Серия представляет собой комплект микросхем, имеющие единое конструктивно – технологическое исполнение. Наиболее широкое распространение в современной аппаратуре получили серии микросхем ТТЛ, ТТЛШ, ЭСЛ и схемы на МОП – структурах.
ТТЛ схемы появились как результат развития схем ДТЛ в результате замены матрицы диодов многоэмиттерным транзистором. Этот транзистор представляет собой интегральный элемент, объединяющий свойства диодных логических схем и транзисторного усилителя.
1. Общая часть.
1.1. Назначение устройства
 |
На рисунке в виде “черного ящика” показана комбинационная схема (КС) управляющая семисегментным индикатором. На вход схемы подаются различные комбинации двух сигналов X1, X2, X3, X4 (X1- старший). На индикатор предполагается выводить лишь отдельные цифры из множества шестнадцатеричных цифр. На выходе Y должна быть единица, если соединенный с этим выходом сегмент должен загореться при отображении цифр (для логической схемы). Требуется:
1. Составить совмещенную таблицу истинности, комплект карт Карно для функции Y, провести совместную минимизацию в СДНФ и записать логические формулы, выражающие Y через X, выполнить преобразование этих формул к виду, обеспечивающему минимально возможную реализацию КС в системе логических элементов ТТЛ серии типа К155 или К555;
2. Выполнить принципиальную электрическую схему устройства, провести расчет быстродействия и мощности;
3. Выполнить расчет надежности.
1.2. Составление таблицы истинности работы устройства.
Создание таблицы истинности работы устройства по следующему набору комбинаций 1, 2, 3, 4, 7, 8, B, C, F.
| N | X1 | X2 | X3 | X4 | Y1 | Y2 | Y3 | Y4 | Y5 | Y6 | Y7 |
| 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 |
| 2 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 0 |
| 3 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 |
| 4 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 1 |
| 7 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 |
| 8 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| B | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 |
| C | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 0 |
| F | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 0 |
1.3. Минимизация логической функции.