Логические элементы (стр. 1 из 4)

МИНИСТЕРСТВО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ

АНГАРСКАЯ ГОСУДАРСТВЕННАЯ ТЕХНИЧЕСКАЯ АКАДЕМИЯ

ФАКУЛЬТЕТ ТЕХНИЧЕСКОЙ КИБЕРНЕТИКИ

КАФЕДРА ПРОМЫШЛЕННОЙ ЭЛЕКТРОНИКИ И ИНФОРМАЦИОННО-ИЗМЕРИТЕЛЬНОЙ ТЕХНИКИ

РЕФЕРАТ

по курсу: Импульсная техника

тема: Логические элементы

Выполнил

Студент гр. ПЭ-98-1

ФИРСОВ Д.В.

Приняла:

КУРЧЕНКО О.А.

Должность: ст преподаватель

Подпись:____________

Оценка:

Ангарск 2001 г.

Содержание

Введение.. 2

Параметры логических интегральных микросхем... 3

Диодно-транзисторная логика.. 3

Транзисторно-транзисторные логические элементы... 4

Базовые логические элементы эмиторно-связной логики.. 8

Принцип действия и функциональные возможности БЛЭ ЭСЛ. 10

СХЕМОТЕХНИКА БЛЭ КМОП-ТИПА.. 11

БЛЭ Интегрально-инжекционной логики.. 13

Список используемой литературы... 15

Введение

В большинстве современных ЭВМ и цифровых устройствах различного назначения обработка информации происходит с помощью двоичного кода, когда информационные сигналы могут принимать только два значения: 1 и 0. Операции по обработке двоичной информации выполняют логические элементы.

Используя набор логических элементов, выполняющие элементарные логические операции И, ИЛИ, НЕ, можно реализовать в двоичном коде любую сложную логическую функцию.

Параметры логических интегральных микросхем

1 Входное U¹_вх и выходное U¹_вых напряжение логической единицы – значение высокого уровня напряжения на входе и выходе микросхемы;

2 Входное U⁰_вх и выходное U⁰_вых напряжение логического нуля – значение низкого уровня напряжения на входе и выходе микросхемы;

3 Входной I¹_вх и выходной I¹_вых токи логической единицы, входной I⁰_вх и выходной I⁰_вых токи логического нуля;

4 Логический период сигнала

, пороговое напряжение U_{пор вх} – напряжение на входе, при котором состояние микросхемы изменяется на противоположное;

5 Входное сопротивление логической ИМС – отношение приращения входного напряжения к приращению входного тока (различают R⁰_вх и R¹_вх), выходное сопротивление – отношение приращения выходного напряжения к приращения выходного тока (различают R⁰_вых и R¹_вых);

6 Статическая помехоустойчивость – максимально допустимое напряжение статической помехи по высокому U¹_пом и низкому U⁰_пом уровням входного напряжения, при котором еще не происходят изменения уровня выходного напряжения микросхемы;

7 Средне потребляемая мощность P_{потр ср} = (P⁰_потр + Р¹_потр)/2 , где P⁰_потр и Р¹_потр – мощности, потребляемые микросхемой в состоянии соответственно логического нуля и единицы на выходе;

8 Коэффициент объединения по входу К_об, показывающий, какое число аналогичных логических ИМС можно подключить к входу данной схемы, и определяющий максимальное число входов логической ИМС;

Коэффициент разветвления по входу К_разв, показывающий какое количество аналогичных нагрузочных микросхем можно подключить к выходу данной ИМС, и характеризующий нагрузочную способность логической ИМС.

Диодно-транзисторная логика

Одним из первых семейств цифровой логики мы рассмотрим диодно-транзисторную логику. Основная схема ДТЛ приведена в соответствии с рисунком 1а. Если отбросит часть схемы, изображенную пунктиром, схема превращается в инвертор, и по ней можно построить передаточную характеристику U_x от U_a. Если напряжение на входе А равно 0, то диод VD₁ смещен в прямом направлении и напряжение U₁ равно +0,6 В. Эта величина недостаточна для открывания диодов VD₂ и VD₃ и перехода база-эмиттер транзистора VТ₁. Поэтому ток i₁ течет через диод VD₁, источник напряжения U_a и на землю. Транзистор VТ₁ закрыт, при этом U_x = +5 В. Если U_a увеличивается, то U₁ также растет до тех пор, пор пока не достигнет 1,2 В. При этом U₁ = 1,8 В. В этот момент VD₂, VD₂, VТ₁ открываются и ток i₁ течет через транзистор VТ₁ и переводит его в насыщение. Дальнейшее увеличение напряжение U_a запирает диод VD₁. но не может повлиять на величину U₁ или состояние транзистора VТ₁. Это относительно резкое изменение величины напряжение U_x от +0,5 В до величены на насыщенном транзисторе U_{кэ нас} приведено, в соответствии с рисунком 1б. Из графика видно, что интервалы напряжений, соответствующие логическим состояниям 0 и 1, примерно равны

0≤U₀≤1.2 B

1.5≤U₁≤5 В

Практически U₀ обычно меньше 0,4 В, а U₁ очень близко к 5 В, что обеспечивает хороший шумовой запас по постоянному току.

Если на вход подано напряжение, соответствующее логической 1, то диод VD₁ смещен в обратном направлении и, следовательно, потребляет минимальную мощность с выхода предыдущей схемы. Однако если на входе поддерживается напряжение логического 0, то ток i₁ должен течь из входной клеммы элемента через насыщенный транзистор на землю. Это соответствует одной единичной нагрузке. Если к одному выходу подсоединено n входов, то насыщенный транзистор должен пропускать ток, в n раз больше чем i₁. Если n увеличивается, то будет расти и напряжение U_a, что эквивалентно увеличению напряжения выходного транзистора. Этот эффект приведен в соответствии с рисунком 1б, где передаточная характеристика изображена для случая одной выходной единичной нагрузки и для случая восьми единичных нагрузок (максимально допустимое количество для базового элемента ДТЛ).

Если к схеме, в соответствии с рисунком 1а, добавить второй диод для получения входа U_b, то напряжение U_x будет соответствовать логической 1, если хотя бы один из входов будет в состоянии логического нуля. Логический нуль на выходе можно получить только в том случае, если на обоих входах присутствует напряжение логической единице, т.е. логическая операция выполняемая данной схемой имеет вид:

Х =

Что соответствует операции НЕ-И. Добавлением дополнительных диодов для расширения объема входа число входов в базовом элементе ДТЛ НЕ-И может доведено до 20.

Если выходы двух (и более) ДТЛ элементов НЕ-И соединены вместе, результирующая схема осуществляет операцию И на выходов элементов НЕ-И. Из схемы видно, что если хотя бы на одном из двух выходов присутствует напряжение логического нуля, то общий выход находится в состоянии логического нуля. Если оба выхода элемента НЕ-И в состоянии логической 1, то на выходе – тоже логическая единица. Такое соединение называется проводным И. Выходная нагрузочная способность такой схемы должна быть уменьшена на одну единичную нагрузку для каждого дополнительного выхода проводном соединении, так как следует учитывать возможность шунтирования общего выхода коллекторными сопротивлениями транзисторов, выходные напряжения которых соответствуют логической единицы.

Задержка передачи для типичного элемента ДТЛ составляет 30 нс. Это сравнительно большая величена, во многих случаях оказывается вполне приемлемой.

Семейство диодно-транзисторной логики содержит элементы И, ИЛИ, НЕ-И, НЕ-ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ. Это семейство удобно для конструктора, так как имеет большой набор различных элементов. Большинство схем содержит несколько незадействованных входных клемм, которые рекомендуется соединять с положительным полюсом источника питания или заземлять. Это увеличивает помехозащищенность и уменьшает время задержки передачи.

Транзисторно-транзисторные логические элементы

Простейший базовый элемент ТТЛ, в соответствии с рисунком 2а, за счет использования многоэмиттерного транзистора, объединяющего свойства диода и транзисторного усилителя, позволяет увеличить быстродействие, снизить потребляемую мощность и усовершенствовать технологию изготовления микросхемы.

Базовый элемент ТТЛ также выполняет логическую операцию И-НЕ. При низком уровне сигнала (логический 0) хотя бы на одном из выходов многоэмиттерного транзистора VT₁ последний находится в состоянии насыщения, а VT₂ закрыт. На выходе схемы существует высокий уровень напряжения (логическая единица). При высоком уровне сигнала на всех входах VT₁ работает в активном инверсном режиме, а VT₂ находится в состоянии насыщения. Описанный здесь базовые элемент ТТЛ, несмотря на прощеную технологию изготовления, не нашел широкого применения из-за низкой помехоустойчивости, малой нагрузочной способностью и малого быстродействия при работе на емкостную нагрузку. Его целесообразно использовать лишь при разработке микросхем с открытым коллектором, в соответствии с рисунком 2б, для включения внешних элементов индикации, когда не требуется высокая помехоустойчивость и большая нагрузочная способность.

Улучшенными параметрами по сравнения с предыдущей схемой обладает базовый элемент ТТЛ, в соответствии с рисунком 3. Однако объединение выходов в схеме не допустимо.

В статических режимах работы схемы, в соответствии с рисунком 3, VT₄ повторяет состояние VT₂. При запирании VT₂ база транзистора VT₄ через резистор R₃ подключается к “земле”, чем и обеспечивается закрытое состояние VT₄.