Рис. 11
Изменение значений переменной X на входе изменяет путь тока инжекцииIП = αU∙I.При X=1, соответствующейвысокому потенциалу на входе, ток IПпоступает на базу транзистора VT, вызывая его насыщение. На выходе устанавливается низкий потенциал,соответствующий логическому ''0'': F =0. При X=0,что соответствует входному потенциалу близкому к нулю, весь ток IП поступает во входную цепь. Транзистор VT закрывается, и на выходеустанавливается высокий потенциал: F =1.
Параметрылогических элементов
Средняя потребляемаямощность – Pср
Pср = 0,5(Pº + P¹),
где Pº – мощность потребляемаялогическим элементом, находящимся в состоянии ''0'', P¹ – в состоянии ''1''. При возрастаниичастоты переключений элемента потребляемая мощность может существенно возрасти.
Коэффициентобъединения по входу Коб – определяетмаксимальное число входов логического элемента. Основные логические элементыимеют Коб = 2 – 4. Увеличение числавходов достигается применением специаль-ного устройства – расширителя. При этомудается получить Коб >10.
Коэффициентразветвления по выходу (нагрузочная способность) Кразв, определяет максимальное число аналогичныхмикросхем, которое можно подключить к данному логическому элементу безнарушения его нормальной работы. Выпускаемые промышленностью логическиеэлементы имеют Кразв = 4 – 10.Увеличить нагрузочную способность можно, подключив к выходу логическогоэлемента буферный усилитель.
Быстродействие– характеризуется временем задержки распрастране-
ния сигнала и определяетбыстроту реакции логического элемента при воздействии входного напряжения.
Помехоустойчивость– характеризует невосприимчивость логических элементов к изменению своихсостояний под воздействием напряжения помех. Помехоустойчивасть оцениваетсянаибольшим напряжением помехи, которая не вызывает ложного срабатываниялогического элемента.
В таблице 3приведены основные параметры цифровых логических элементов различных типов.
Таблица 3
| Параметр | ТТЛ | ЭСЛ | И²Л | п-МОП | КМОП |
| Напряжение пи- тания Ек, В Потребляемая мощность Рср, мВт Коб Кразв Быстродействие, нс Генерация помех Уровень допусти- мых помех | 5 2 – 44 2 – 8 10 5 – 20 Сильная 0,8 | -5,2 35 2 – 5 15 0,7 – 3 Отсутствует 0,15 | 1,0 0,01 – 0,1 1 5 – 10 10 –20 Малая 0,1 | 5 0,1 – 1,5 2 – 5 100 – 200 20 –200 Малая 0,5 | 3 – 15 0,01 – 0,1 2 – 5 100 – 200 50 –100 Малая 0,4 Ек |
4. ТРИГГЕРЫ
Триггеромназывают устройство, обладающее двумя состояниями устойчивого равновесия испособное скачком переходить из одного состоя-ния в другое.
Триггеры являются базовымиэлементами при построении счетчиков, регистров, дешифраторов и других устройствимпульсной техники.
Характернойособенностью триггеров является способность сохранять двоичную информацию(состояние ''0'' или ''1'') после окончания действия входных импульсов. Этосвойство обусловлено тем, что факторами, опре-деляющими состояние триггера,являются не только внешние управляющие сигналы, но и внутренние сигналы самоготриггера (сигналы обратной связи). Поэтому триггер может быть использован какэлемент памяти, а совокупность триггеров может запомнить и хранить коднекоторого числа.
В интегральнойминросхемотехнике триггеры выполняют либо на основе логических интегральныхэлементов, либо как завершенный функциональный элемент в виде микросхемы.
Триггеры можноклассифицировать по функциональному признаку и способу управления.
По функциональномупризнаку различают триггеры R, S, D,T, J-K и других типов.
Поспособу управления различают асинхронные и тактируемые. Васинхронных триггерах переключение из одного состояния в другое осуществляетсянепосредственно с поступлением сигнала на информацион-ный вход. В тактируемыхтриггерах кроме информационных входов имеется вход тактовых импульсов.Переключение происходит только при наличии разрешающего, тактирующего импульса.
4.1. R-S-триггер
Асинхронный R-S-триггер представляет собой устройство, котороесоставляет основу всех остальных типов триггеров. Название происходит от двуханглийских слов – ''set-reset''(''устанавливать-сбрасывать''). Схема R-S-триггера представляет собой два логических элемента ИЛИ-НЕ (И-НЕ),замкнутых в кольцо (рис.12,а). Условное графическое обозначение R-S-триггера на электрических схемахприведено на рис. 12,б.
Схемаимеет два входа: S и R, и двавыхода: прямой Q и инверсный Q. В исходном состоянии (S = R = 0) на выходе Qимеем логическую единицу, а
а б
Рис. 12
а– условное графическое обозначение асинхронного R-S-триггера;
б– схема R-S-триггера;
на выходе Q– нуль. При подаче сигнала на вход триггер должен устанавли-
ваться в состояние логическойединицы на входе Q и логического нуля на выходе Q. При подаче сигнала на вход Rтриггер устанавливается в исход-ное состояние: логический нуль – на выходе Q и логическая единица – на выходе Q.
ДляR-S-триггера комбинация на входе ''R = 1, S = 1'' является запрещенной.
Работа асинхронного R-S-триггера однозначно описываетсятаблицей истинности (табл. 4).
Таблица 4
| Такт n | Такт n +1 | |
| R ⁿ | S ⁿ | Q ⁿ ¹ |
| 0 0 1 1 | 0 1 0 1 | 0 1 0 неопределенность |
ДляR-S-триггера на элементах И-НЕ входы R и S будут инверсные по сравнению со схемой рис. 12.
Синхронный R-S-триггер имеет три входа. Дваиз них логические: вход S является входом установки триггера вединицу, вход R является входом установкитриггера в ноль (сброса). Третий вход С в синхронных системах служит дляприема тактовых импульсов и не имеет логического значения. Условное графическоеобозначение синхронного R-S-триггераприведено на рис.13.
Рис. 13
4.2.Д-триггер
Дляприема информации по одному входу используют Д-триггеры. На рис. 14приведено условное графическое обозначение Д-триггера. Из табли- цыистинности Д-триггера (табл. 5) следует, что логическое значениепере-менной в такте n+1 совпадает со значением входнойпеременной в предшествующем такте n.
Таблица 5
| Рис.14 | Такт n | Такт n+1 |
| Д ⁿ | Q ⁿ ¹ | |
| 0 1 | 0 1 |
Нарис.15 приведена схема Д-триггера на элементах И-НЕ. Д-триггерпереходит в состояние ''1'' (Q=1), если в моментприхода синхронизирующе- го сигнала (C=1) на егоинформационном входе сигнал ''1''. В этом состоя- нии триггер остается и послеокончания сигнала на входе Д до прихода очердного синхронизирующегосигнала, возвращающего триггер в состоя-ние ''0''. Таким образом, Д-триггер''задерживает'' поступившую информацию на время, равное периодусинхронизирующих сигналов.