После этого осуществляется автоматическое установление соединения при помощи устройства автоматического вызова. После установления соединения ООД переводит цепь 4 – «ООД готово» в состояние включено. По этому сигналу происходит переключение абонентской линии с устройства автоматического вызова на выход модема, в который посылает в линию гармонический сигнал, соответствующий уровню логической единицы-1300 Гц в течение 40 мс.
После включения цепи 4 АПД переводит цепь 5 – «АПД готово» в состояние включено. АПД переключается в режим «Данные» и включает цепь 9 – «Управление передатчика АПД».
В ответ на этот сигнал ООД включает цепь 10 – «Управление источника ООД». Состояние «включено» этой цепи указывает, что в цепях 12–19 выставлены данные.
После включения этой цепи УУ вырабатывает сигнал, по которому данные из ООД через стык 3 записываются в оперативную память АПД. Процесс загрузки данных продолжается до тех пор, пока не будет загружен весь блок данных, объемом 20 кБит.
После этого происходит переключение абонентской линии с устройства автоматического вызова на выход модема, который посылает в линию гармонический сигнал, соответствующий уровню логической единицы – 1300 Гц в течение 40 мс.
Начинается поблочный процесс передачи данных через канал связи.
Блок состоит из трех частей: синхронизирующая последовательность 01010101, информационная часть 488 бит (61 байт), и проверочные символы.
Проверочные символы формируются на основе следующего алгоритма.
Первые 8 бит представляют собой алгебраическую сумму первых 32 информационных байт без переноса, а следующие 8 бит – алгебраическую сумму оставшихся 29 информационных байт без переноса.
Микропроцессор формирует блок данных указанного формата и через Модулятор прямого канала отсылает в канал. При этом сформированный блок сохраняется в оперативной памяти АПД. После этого начинается опрос обратного канала. При получении сигнала об ошибочности приема блока на приемной стороне, происходит его повторная выдача в канал связи. Процесс повторяется до тех пор, пока не будет получен сигнал о корректности приема данного блока. После чего формируется следующий блок данных, и процесс повторяется до тех пор, пока не будет передан весь массив данных, объемом 20 кБит. Так как размер информационного блока составляет 488 бит, то необходимо передать 42 блока (см. пункт 4.2).
После окончания передачи данных АПД отключает цепь 5, на основании анализа которой ООД определяет, что передача завершена. ООД переводит цепь 4 в выключенное состояние и процесс передачи данных заканчивается.
Вышеописанный алгоритм функционирования АПД реализуется на основе программы, хранимой в ПЗУ передающей части АПД. Текст программы приведен в приложении В. Блок-схема процесса функционирования передающей части приведена в приложении А.
6 Алгоритм функционирования приемной части АПД
Работа приемника АПД начинается после подачи на него питания. В блоке начальной установки формируется импульс, устанавливающий все функциональные блоки в исходное состояние. После этого процессор начинает чтение первой команды из ПЗУ, выставляя на шину адреса/данных адрес FFFF0.
Прежде всего, процессор тестирует самого себя, память, программирует микросхему ППИ. В случае обнаружения сбоев процессор выдает в определенный порт единицу, тем самым зажигая индикатор неисправности, и прекращает работу. При отсутствии неисправностей аппаратура готова к приему данных.
Процесс передачи данных по каналу начинается после автоматического установления соединения с передающей станцией. УПС после принятия сигнала вызова включает цепь 125 «Индикатор вызова».
В ответ на этот сигнал ООД включает цепь 108.2 «ООД готово». УПС переключает абонентскую линию с приемника тонального вызова на УПС и в линию посылает ответный сигнал частотой 2100 Гц. После окончания передачи ответного сигнала УПС включает цепь 107 «АПД готово».
Через 5-15 мс после приема несущей срабатывает детектор линейного сигнала прямого канала связи и цепь 109 «Детектор принимаемого линейного сигнала канала данных» переходит во включенное состояние, разрешая работу демодулятора прямого канала.
Из канала связи побитно принимается блок данных длиной 512 бит.
Первые восемь бит служат для синхронизации узлов приемника, и, как было описано в разделе 5, представляют собой последовательность 01010101.
На основе следующих 488 бит, представляющих собой информационные данные, рассчитываются проверочные символы и сравниваются с принятыми из канала связи. Если устанавливается, что блок данных принят корректно, то увеличивается на единицу счетчик принятых блоков, и информационные биты заносятся в соответствующее место в оперативной памяти приемника АПД. Если определяется, что блок был принят неправильно, то в канал обратной связи посылается запрос на повторную передачу блока, а текущий принятый блок стирается. Процесс повторяется до тех пор, пока текущий блок не будет корректно передан по каналу связи.
Так как количество блоков, которые необходимо принять, заранее известно, то процесс передачи будет продолжаться до тех пора, пока не будут корректно приняты все 42 блока.
После завершения приема УУ включает цепь 104 «Принимаемые данные» и побитно выдаёт полученные данные ООД через стык 2.
После окончания выдачи данных, цепь 104 отключается, и цепь 107 «АПД готово» переводится в состояние выключено.
Вышеописанный алгоритм функционирования АПД реализуется на основе программы, хранимой в ПЗУ приемной части АПД. Текст программы приведен в приложении Г. Блок-схема процесса функционирования приемной части приведена в приложении Б.
7 Разработка функциональной схемы
7.1 Передающая часть АПД
Основой передающей части АПД является микропроцессорный блок, осуществляющий чтение входной информации, формирование блоков данных, расчёт проверочных символов, формирование управляющих сигналов, входных и выходных сигналов стыка С3, обработку сигналов обратного канала и другие действия.
Микропроцессорный блок построен на микропроцессорном комплект КР580. Данный комплект при частоте работы микропроцессора 2-2.5 МГц обеспечивает достаточную скорость обработки данных. Небольшой набор необходимых микросхем обеспечивают невысокую стоимость блока, компактность установки и простоту эксплуатации.
Микропроцессор КР580ВМ80А, на схеме элемент DD5, имеет 16-ти разрядную шину адреса и 8-ми разрядную шину данных, что позволяет подключить 64 килобайта памяти.
Для формирования импульсов начальной установки микросхем, тактовых импульсов, импульсов строба, служит тактовый генератор, представленный на схеме элементом DD1.
Буферные регистры DD6 и DD7 служат для удержания сигналов адресной шины, так как логика работы микропроцессора подразумевает такой принцип работы с адресной шиной, при котором сигнал адреса появляется на первом такте машинного цикла одновременно с сигналом синхронизации SYNC и далее микропроцессор отключается от этой шины. И чтобы адрес удерживался на шине в течение машинного цикла, он записывается в буферные регистры.
Так как микропроцессор не имеет отдельных выходов для сигналов чтения/записи памяти и внешних устройств, то операцию, которую микропроцессор будет выполнять в данном машинном цикле, обозначает слово состояния, которое выдаётся микропроцессором на шину данных в начале машинного цикла и сопровождается сигналом STSTB(Status Strobe). Для декодирования слова состояния и для формирования сигналов чтения/записи предназначен регистр слова состояния процессора DD8.
Для хранения программы функционирования устройства предназначена микросхема ПЗУ DD10 емкостью 24 КБайта.
Обрабатываемые данные, состояние блока, текущая информация хранится в оперативной памяти, реализованной на микросхеме статической памяти DD11. Объём оперативной памяти – 40 Кбайт.
Так как адреса ОЗУ и ПЗУ идут на одну шину адреса, то для разделения обращений предназначен дешифратор DD12, который на основе анализа адресных линий A13-A15 определяет, к какой области памяти производит обращение микропроцессор.
Логический элемент “И” (DD13.1) предназначен для разрешения работы дешифратора адреса DD12 в тот момент, когда происходит обращение к памяти.
Информация от ООД передаётся через стык С3. Для формирования сигналов стыка, а также для обработки сигналов прямого и обратного каналов предназначен параллельный приемо-передатчик DD9. Так как сигналы стыка двуполярные, а сигналы логического нуля и единицы, обрабатываемые схемой – однополярные, то для преобразования однополярных в двуполярные и обратно предназначены элементы DD2-DD4.
Перечень цепей стыка С3 представлен ниже:
1- защитное заземление;
2 - общий обратный провод
3 - индикатор вызова
4 - ООД готово
5 - АПД готова
7 - источник ООД готов
8 - передатчик АПД готов
9 - управление передатчика АПД
10 - управление источника ООД
12-19 - данные источника ООД
21 - получатель ООД готов
22 - приемник АПД готов
23 - управление получателя ООД
24 - управление приемника АПД
25 - ошибка получателя ООД
26-33 – данные приемника АПД
35 - аварийная сигнализация
Часть из этих контактов в данной схеме не используется.
Для обработки данных канального уровня, то есть для модуляции/демодуляции сигналов, регистрации единичных элементов, синхронизации используются следующие блоки:
дифференциальная система ДС1, разделяющая сигналы прямого и обратного каналов, поступающих через стык С1;
усилители прямого и обратного каналов УСвых и УСвх соответственно;
блок модуляторов прямого канала (МПрК), состоящий из двух модуляторов М1 и М2, полосовых фильтров ПФ1 и ПФ3, и задающих генераторов Г1 и Г2.