Типовые логические схемы последовательностного типа (стр. 1 из 5)

Министерство образования Российской Федерации

Российский химико-технологический университет

им. Д.И. Менделеева

Новомосковский институт

Типовые логические схемыпоследовательностного типа

Методические указания

Под редакцией В.И. Воробьева

Новомосковск 2008

УДК 681.325

ББК 32.973

Т434

Рецензенты:

доцент кафедры "Автоматизация производственных процессов" В.И. Иванков, доцент кафедры "Автоматизация производственных процессов" В.Р. Предместин

Составитель Прохоров Виктор Сергеевич

Т434 Типовые логические схемы последовательностного типа.

Методические указания / НИ РХТУ им.Д.И. Менделеева. Сост.: В.С. Прохоров, под редакцией В.И. Воробьева, Новомосковск, 2008, 27 с.

Рассматривается работа, архитектурные и схемотехнические особенности типовых логических схем последовательностного типа, которые применяют в микропроцессорных системах.

Ил 43. Табл.5. Библиогр.7 назв.

УДК 681.322

ББК 32.973

Введение

В отличие от комбинационных схем (КС) значения выходных сигналов последовательностных схем (ПС) в данный момент времени зависят не только от значений входных сигналов в этот же момент времени, но и от их предыдущих значений. Из этого следует, что ПС реализует функциональную связь уже не между отдельными значениями входных и выходных сигналов, а между их последовательностями. Поэтому, в отличии от КС, работу ПС следует рассматривать во времени.

Для того, чтобы значения выходных сигналов зависели от предыдущих значений входных, ПС должны обладать памятью, в которой сохраняется информация о предыдущих входных воздействиях. Эта информация используется в ПС в виде совокупности сигналов, вырабатываемых памятью.

Особое значение при изучении последовательностных схем имеют элементы памяти – триггеры.

1. Триггеры

Триггеры – это логические устройства с памятью, которые способны длительно оставаться в одном из двух возможных устойчивых состояний и скачком чередовать их под действием внешних сигналов.

1.1 Триггерная ячейка

Основу триггеров составляют простейшие запоминающие ячейки, представляющие собой симметричную структуру из двух логических элементов ИЛИ-НЕ либо И-НЕ, охваченных перекрёстной обратной связью:

Рис.1.1 Принципы построения триггерных ячеек и их условные обозначения.

Независимо от того, какую функцию выполняют логические элементы И-НЕ либо ИЛИ-НЕ, ячейки могут находиться в двух устойчивых состояниях: 1 и 0. Состоянию 1 соответствует единичный сигнал на выходе Q, состоянию 0 соответствует единичный сигнал на выходе .

Вход, по которому ячейка устанавливается в состояние 1, обозначается буквой S, а в состоянии 0 – буквой R.

Когда на обоих информационных кодах существуют логические нули (S=R=0), сигналы на выходе могут иметь одно из двух сочетаний: Q=1, =0 либо Q=0, =1, так как каждый логический элемент ИЛИ-НЕ инвертирует входные сигналы, а переключающим сигналом служит единица. Допустим, что Q=1. Этот сигнал, действуя на входе нижнего элемента создаёт на его выходе =0. В свою очередь, на входах верхнего элемента два нулевых сигнала – со входа R и с выхода , обеспечивает Q=1. Состояние это устойчивое.

Если на один из входов подать единичный сигнал, сохраняя нулевой на другом, триггер примет состояние, которое однозначно определяется входной информацией. При входных сигналах S=1, R=0 триггер принимает единичное состояние Q=1,

=0, а при S=0, R=1 – нулевое: Q=0,

=1. При появлении управляющего сигнала на одном из входов происходит либо опрокидывание триггера, либо подтверждение существующего состояния, если оно совпадает с требуемым.

Если одновременно подать переключающие сигналы на оба входа (S=R=1), на обоих выходах появятся логические нули (Q=

=0) и устройство утратит свойства триггера. Поэтому комбинацию S=R=1 называют неопределённой (н/о).

Переход от неопределённой комбинации к нейтральной (S=R=0) называют запрещенной комбинацией, так как состояние выходов при этом восстанавливается, но с равной вероятностью оно может стать единичным, так и нулевым, т.е. ведёт к непредсказуемому поведению триггера.

Триггер, который переключается сигналами логической единицы, т.е. на логических элементах ИЛИ-НЕ, называют триггером с прямым управлением (RS-триггер).

Триггер, который переключается сигналами логического нуля, т.е. на логических элементах И-НЕ, называют триггером с инверсными входами (

-триггер). Для такого триггера неопределённая комбинация (н/о): S=R=0.

1.2 Триггерные системы

Триггер представляет, как правило, систему, состоящую из триггерной ячейки, играющей роль ячейки памяти (ЯП), и устройство управления (УУ):

Рис.1.2 Триггерная система:

– внешние выходы;

A, B – информационные (логические) входы;

V – подготовительный вход (предустановка);

С – тактовый вход;

S’, R’ – внутренние входы ячейки памяти;

Sa, Ra – внешние входы ячейки памяти.

Устройство управления – это комбинационное устройство, преобразующее входную информацию в комбинацию сигналов, под воздействием которых триггерная ячейка принимает одно из двух устойчивых состояний.

Изменяя схему устройства управления и способы связи её с триггерной ячейкой, можно получить триггеры с разными функциональными свойствами.

1.3 Асинхронный RS-триггер

У асинхронных триггеров имеются только информационные (логические) входы (т.е. отсутствует устройство управления). Они срабатывают непосредственно за изменением сигналов на входах. Триггерные ячейки на элементах И-НЕ либо ИЛИ-НЕ являются асинхронными RS-триггерами.

1.4 Синхронный RS-триггер

У синхронных триггеров смены сигналов на входах ещё недостаточно для срабатывания. Необходим дополнительный командный импульс, который подаётся на синхронизирующий (тактовый) вход. Это обеспечивается устройством управления, которое связывает каждый из информационных входов с тактовым логической операцией И. Поэтому информация с выводов S и Rможет быть передана на триггерную ячейку только при С=1:

Рис.1.3 Синхронный RS-триггер

Когда С=0, q1=q2=1, что является нейтральной комбинацией для триггерной ячейки, которая хранит записанную информацию, а состояние входов S и R безразлично. С приходом тактового импульса (С=1) триггер изменяет своё состояние или остаётся в прежнем в соответствии с входными сигналами S и R.

Входная комбинация S=R=1 недопустима, так как при С=1 создается недопустимое состояние на выходах Q==1.

Синхронный RS-триггер на элементах ИЛИ-НЕ:

Рис.1.4 Синхронный RS-триггер

Отличие состоит в способе управления: переброс триггера осуществляется сигналами S=0, R=0 при С=0, т.е. нулевыми логическими уровнями.

1.5 JK-триггер

В схемном отношении JK-триггеры отличаются от триггеров RS-типа наличием обратной связи с выходов на входы:

Рис.1.5 JK-триггер.

Из схемы следует, что состояние JK-триггера зависит не только от сигналов на входах J и K, но и от логически связанных с ними сигналов

и Q.

Функциональная особенность JK-триггера состоит в том, что при всех входных комбинациях, кроме одной J=K=1, он действует подобно RS-триггеру, причём вход J играет роль входа S, а К-вход соответствует R-входу.

При J=K=0 на выходах элементов 1 и 2 будет q1=q2=1 (независимо от значений сигналов Q и

), а что представляет нейтральную комбинацию для триггерной ячейки, которая хранит записанную ранее информацию. Когда J¹K, выходное состояние триггера будет определяться логическим элементом 1 или 2, на всех входа которого действует логическая 1.

Входная комбинация J=K=1 при любом состоянии триггера вызывает его переброс. Действительно, если Q=1, а

=0, то q1=1, aq2=0 (так как K=Q=1). Сигнал q2=0 переключит триггерную ячейку. Переброс будет также иметь место при выходном состоянии Q=0, а

=1. В этом случае окажется q1=0, q2=1 и триггерная ячейка опрокинется, принимая противоположное состояние Q=1, а

=0.

Таким образом, подобно RS-триггеру, в JK-триггере J и К – это входы установки триггера в единицу или ноль. В отличии от RS-триггеров в JK-триггере наличие двух единичных управляющих сигналов (J=K=1) приводит к переходу триггера в противоположное состояние. Причём, начиная с момента опрокидывания триггера, управляющее действие сигналов на входах J и К прекращается, так как изменяются сигналы на выходах логических элементов 1 и 2 (q1, q2).

1.6 D-триггер

D-триггеры в отличии от рассмотренных типов имеют для установки в состояние 1 и 0 один информационный вход (D-вход). Это триггер задержки и при разрешающем сигнале на тактовом входе устанавливается в состояние, соответствующее потенциалу на входе D.

Логическая структура синхронного D-триггера со статическим управлением: