Основы анализа и синтеза комбинационных логических устройств (стр. 10 из 14)
При коде v1v2=x1x2=10 на выход коммутируется вход x3. В соответствии с таблицей истинности логической функции, на этот вход следует подать "0".
При коде v1v2=x1x2=11 на выход коммутируется вход x4. В соответствии с таблицей истинности логической функции, на этот вход следует подать "1" (рис. 5.2).
 |
Рис. 5.2 Пример синтеза комбинационной схемы на мультиплексоре.
На мультиплексорах можно реализовывать совместно две функции. При этом отыскивают те переменные, которые суммарно входят в МДНФ функций наибольшее число раз. Например, заданы МДНФ двух функций:
.Таблица истинности для них выглядит следующим образом:
| x1 | x2 | x3 | x4 | f1 | f2 |
| 0 | 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 0 | 1 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 0 |
| 0 | 1 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 | 0 |
| 1 | 0 | 1 | 0 | 1 | 0 |
| 1 | 0 | 1 | 1 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 1 | 1 | 1 |
Если в качестве таких переменных выбрать х3 и х2, то получим следующие таблицы истинности для заданных функций.
Для f1:
| v1 x3 | v2 x2 | X1 | X2 | X3 | X4 | f1 |
| 0 | 0 |  | | |||
| 0 | 1 |  | | |||
| 1 | 0 |  | | |||
| 1 | 1 |  | |
Для f2:
| v1 x3 | v2 x2 | Y1 | Y2 | Y3 | Y4 | f2 |
| 0 | 0 |  |  | |||
| 0 | 1 | 0 | 0 | |||
| 1 | 0 |  | | |||
| 1 | 1 | | |
Функциональная схема устройства на сдвоенном четырехканальном мультиплексоре имеет вид рис.5.3.
Рис. 5.3 Применение мультиплексора для реализации совместно двух логических функций.
Пример 5.1. Синтезировать мультиплексор с восемью информационными входами и одним выходом на элементах И, ИЛИ, НЕ.
Решение. 1. Восемь информационных входов могут коммутироваться на один выход с помощью трех адресных входов (n=2m, для n=8, m=3) 2. Таблица истинности для логической функции мультиплексора (табл. 5.5).
Таблица 5.5
Таблица истинности
| Адрес | Выходy | ||
| v1 | v2 | v3 | |
| 0 | 0 | 0 | x1 |
| 0 | 0 | 1 | x2 |
| 0 | 1 | 0 | x3 |
| 0 | 1 | 1 | x4 |
| 1 | 0 | 0 | x5 |
| 1 | 0 | 1 | x6 |
| 1 | 1 | 0 | x7 |
| 1 | 1 | 1 | x8 |
3. Логическая функция в соответствии с таблицей истинности:
4. Функциональная схема мультиплексора рис.5.4.
Рис 5.4 Функциональная схема мультиплексора с восемью информационными входами.
5.3 Демультиплексоры
Демультиплексор - комбинационное устройство с одним информационным входом х1, с m управляющими входами (v1...vm) и с n информационными выходами (y1...yn), при этом n=2m.
Основное назначение демультиплексора - распределение сигнала с линии по нескольким каналам (обратное мультиплексору).
Таблица истинности для n=8 и m=3 (табл.5.6)
Таблица 5.6
Таблица истинности для n=8 и m=3
| v3 | v2 | v1 | y1 | y2 | y3 | y4 | y5 | y6 | y7 | y8 |
| 0 | 0 | 0 | x | |||||||
| 0 | 0 | 1 | x | |||||||
| 0 | 1 | 0 | x | |||||||
| 0 | 1 | 1 | x | |||||||
| 1 | 0 | 0 | x | |||||||
| 1 | 0 | 1 | x | |||||||
| 1 | 1 | 0 | x | |||||||
| 1 | 1 | 1 | x |
где х принимает значение 0 или 1.
Работа демультиплексора описывается уравнениями:
Функциональная схема демультиплексора, построенного по этим уравнениям для n=4, m=2 (рис.5.5).
 |
Рис 5.5 Функциональная схема демультиплексора с четырьмя выходами.
5.4 Дешифраторы
Полным дешифратором называют комбинационную схему, имеющую n входов и 2n выходов и реализующую на каждом выходе функцию, представляющую собой минтерм n переменных.
Дешифраторы являются преобразователями кодов, выполняющих преобразование двоичного и двоично-десятичного кодов в унитарный код. Унитарный код двоичного n-разрядного числа представляется 2n разрядами, только один из разрядов которого равен 1 [6].
Поэтому в полном дешифраторе каждой комбинации значений входных сигналов х1,..., хnсоответствует сигнал, равный 1, только на одном выходе, на остальных выходах сохраняются сигналы 0. На выходах вырабатываются 1 при минтермах соответственно:
Такой системе уравнений, например, для n=2 соответствует табл.5.7.
Таблица 5.7. Таблица истинности
| х2 | х1 | f0 | f1 | f2 | f3 |
| 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 | 0 | 1 |
Пример 5.2. Синтезировать преобразователь кода прямого замещения в двоично-десятичный код 2421.
Решение 1. Код прямого замещения представляет собой обычное представление одноразрядного десятичного числа в двоичной системе счисления, т.е.
2. Двоично-десятичный код 2421 соответствует представлению числа в виде
Таким образом, преобразователь кодов представляет собой схему с четырьмя входами и четырьмя выходами.
3. Составляют таблицу истинности для логической функции преобразователя кодов (табл.5.8).
Таблица 5.8
Таблица истинности преобразователя кодов
| Десятичноечисло | Код прямого замещения | Двоично-десятичный код 2421 на выходе | ||||||
| х1 | х2 | х3 | х4 | у1 | у2 | у3 | у4 | |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 |
| 2 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 3 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| 4 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 |
| 5 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 6 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 0 |
| 7 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 8 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 |
| 9 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 1 | 0 | ФУНКЦИЯНЕОПРЕДЕЛЕНА | ||||
| 1 | 0 | 1 | 1 | |||||
| 1 | 1 | 0 | 0 | |||||
| 1 | 1 | 0 | 1 | |||||
| 1 | 1 | 1 | 0 | |||||
| 1 | 1 | 1 | 1 | |||||
4. Получают логическую функцию преобразователя кодов в виде СДНФ путем записи "по единицам", представленную системой уравнений: